PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2002198494 A

(43) Date of publication of application: 12.07.02

(51) Int. CI

H01L 27/105

(21) Application number: 2001288468

(22) Date of filing: 21.09.01

(30) Priority:

17.10.00 JP 2000316033

(71) Applicant:

MATSUSHITA ELECTRIC IND CO

LTD

(72) Inventor:

MIKAWA TAKUMI

(54) FERROELECTRIC SUBSTANCE MEMORY AND MANUFACTURING METHOD THEREFOR


(57) Abstract:


PROBLEM TO BE SOLVED: To improve the reliability of a ferroelectric memory by preventing the degradation of the characteristics of a ferroelectric film constituting a capacity insulation film.

SOLUTION: On a semiconductor substrate 100 where a memory cell transistor and an impurity diffusion layer 111 are formed, a first inter-layer insulation film 112 provided with a first plug 113 connected to the memory cell transistor and a second plug 114 connected to the impurity diffusion layer 111 is formed. On the first inter-layer insulation film 112, a capacitor lower electrode 115 connected to the first plug 113, a capacity insulation film 118 composed of the ferroelectric film, and a capacity upper electrode 119 extended to the outer side of the capacity insulation film 118 and electrically connected to the second plug 114 are successively formed. After a second inter-layer insulation film 120 is formed on the capacity upper electrode 119, a third plug 121 for connecting the impurity diffusion layer 111 and upper layer wiring 122

is formed on the respective inter-layer insulation films.

COPYRIGHT: (C)2002,JPO





(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出題公開番号 特開2002-198494 (P2002 - 198494A)

(43)公開日 平成14年7月12日(2002.7.12)

(51) Int.Cl.'

識別記号

FI

テー?コート*(参考)

H01L 27/105

HO1L 27/10

444B 5F083

請求項の数45 OL (全 43 頁)

(21)出顯番号

特顧2001-288468(P2001-288468)

(22)出顧日

平成13年9月21日(2001.9.21)

(31)優先権主張番号

特層2000-316033 (P2000-316033)

(32) 優先日

平成12年10月17日(2000.10.17)

(33)優先檔主張国

日本(JP)

(71)出題人 000005821

松下電器產業株式会社

大阪府門真市大字門真1006番地

(72)発明者 三河 巧

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100077931

弁理士 前田 弘 (外7名)

Fターム(参考) 5F083 AD10 FR02 CA25 JA15 JA17

JA35 JA36 JA38 JA39 JA40 JA43 JA53 JA56 KA05 WA06


MA16 MA17 MA20 PR10 PR39


(54) 【発明の名称】 強誘電体メモリ及びその製造方法

(57)【要約】

【課題】 容量絶縁膜を構成する強誘電体膜の特性の劣 化を防止することによって、強誘電体メモリの信頼性を 向上させる。

【解決手段】 メモリセルトランジスタと不純物拡散層 111とが形成された半導体基板100の上に、メモリ セルトランジスタと接続する第1のプラグ113及び不 純物拡散層111と接続する第2のプラグ114を有す る第1の層間絶縁膜112を形成する。第1の層間絶縁 膜112の上に、第1のプラグ113と接続する容量下 部電極115、強誘電体膜よりなる容量絶縁膜118、 及び容量絶縁膜118の外側まで延び且つ第2のプラグ 114と電気的に接続する容量上部電極119を順次形 成する。容量上部電極119の上に第2の層間絶縁膜1 20を形成した後、各層間絶縁膜に、不純物拡散層11 1と上層配線122とを接続する第3のプラグ121を 形成する。





【特許請求の範囲】

【請求項1】 半導体基板上における一の領域に形成されたトランジスタと、

前記半導体基板上における他の領域に形成された導電層と、

前記トランジスタ及び導電層を含む前記半導体基板の上 に形成された第1の層間絶縁膜と、

前記第1の層間絶縁膜の上に形成された容量下部電極と、

前記容量下部電極の上に形成された強誘電体膜よりなる容量絶縁膜と、

前記容量絶縁膜の上に前記容量絶縁膜の外側まで延びるように形成された容量上部電極と、

前記容量上部電極を含む前記第1の層間絶縁膜の上に形成された第2の層間絶縁膜と、

前記第2の層間絶縁膜の上に形成された配線と、

前記第1の層間絶縁膜に形成され、前記トランジスタと 前記容量下部電極とを接続する第1のアラグと、

前記第1の層間絶縁膜に形成され、前記導電層と前記容 量上部電極とを電気的に接続する第2のアラグと、

前記第1の層間絶縁膜及び第2の層間絶縁膜に形成され、前記導電層と前記配線とを接続する第3のプラグと を備えていることを特徴とする強誘電体メモリ。

【請求項2】 前記導電層は、前記半導体基板の表面部に形成された不純物拡散層、又は前記不純物拡散層の表面部がシリサイド化された層であることを特徴とする請求項1に記載の強誘電体メモリ。

【請求項3】 前記第1の層間絶縁膜は下層膜とその上に形成された上層膜とを有しており、

前記導電層は前記下層膜と前記上層膜との間に形成されていることを特徴とする請求項1に記載の強誘電体メモリ。

【請求項4】 前記容量上部電極の少なくとも一部は、 Pt膜又はPtを含む合金膜よりなることを特徴とする 請求項1に記載の強誘電体メモリ。

【請求項5】 半導体基板上における一の領域に形成されたトランジスタと、

前記半導体基板上における他の領域に形成された導電層と、

前記トランジスタ及び導電層を含む前記半導体基板の上 に形成された第1の層間絶縁膜と、

前記第1の層間絶縁膜の上に形成された容量下部電極と、

前記容量下部電極の上に前記容量下部電極の外側まで延 びるように形成された強誘電体膜よりなる容量絶縁膜 と、

前記容量絶縁膜における前記容量下部電極の外側に形成されている部分に設けられた開口部と、

前記開口部を含む前記容量絶縁膜の上に形成された容量上部電極と、

前記容量上部電極を含む前記第1の層間絶縁膜の上に形成された第2の層間絶縁膜と、

前記第2の層間絶縁膜の上に形成された配線と、

前記第1の層間絶縁膜に形成され、前記トランジスタと 前記容量下部電極とを接続する第1のプラグと、

前記第1の層間絶縁膜に形成され、前記導電層と前記容 量上部電極とを前記開口部を介して電気的に接続する第 2のプラグと、

前記第1の層間絶縁膜及び第2の層間絶縁膜に形成され、前記導電層と前記配線とを接続する第3のプラグと を備えていることを特徴とする強誘電体メモリ.

【請求項6】 前記導電層は、前記半導体基板の表面部 に形成された不純物拡散層、又は前記不純物拡散層の表面部がシリサイド化された層であることを特徴とする請求項5に記載の強誘電体メモリ.

【請求項7】 前記第1の層間絶縁膜は下層膜とその上に形成された上層膜とを有しており、

前記導電層は前記下層膜と前記上層膜との間に形成されていることを特徴とする請求項5に記載の強誘電体メモリ。

【請求項8】 前記容量上部電極の少なくとも一部は、 Pt膜又はPtを含む合金膜よりなることを特徴とする 請求項5に記載の強誘電体メモリ。

【請求項9】 半導体基板上に形成されたトランジスタと、

前記トランジスタを含む前記半導体基板の上に形成され た第1の層間絶縁膜と、

前記第1の層間絶縁膜の上に形成された容量下部電極 と

前記容量下部電極の上に形成された強誘電体膜よりなる容量絶縁膜と、

前記容量絶縁膜の上に形成された容量上部電極と、

前記容量上部電極の上に形成された導電性水素バリア膜と

前記導電性水条バリア膜を含む前記第1の層間絶縁膜の 上に形成された第2の層間絶縁膜と、

前記第2の層間絶縁膜の上に形成された配線と、

前記第1の層間絶縁膜に形成され、前記トランジスタと 前記容量下部電極とを接続する第1のプラグと、

前記第2の層間絶縁膜に形成され、前記導電性水素バリア膜と前記配線とを接続する第2のプラグとを備えていることを特徴とする強誘電体メモリ。

【請求項10】 前記容量上部電極の少なくとも一部は、Pt膜又はPtを含む合金膜よりなることを特徴とする請求項9に記載の強誘電体メモリ。

【請求項11】 前記導電性水素バリア膜は、Ti膜、Ta膜、TiON膜、TiN膜、TaN膜、TiAlN膜、TiAlN膜、TiAlN膜、TiAlONに、TiN、TaN、TiAlN若しくはTiAlONを含む合金膜よりなることを特徴とする請求項9に記載の強誘

電体メモリ。

【請求項12】 半導体基板上における一の領域に形成されたトランジスタと、

前記半導体基板上における他の領域に形成された導電層と、

前記トランジスタ及び導電層を含む前記半導体基板の上 に形成された第1の層間絶縁膜と、

前記第1の層間絶縁膜の上に形成された容量下部電極

前記容量下部電極の上に形成された強誘電体膜よりなる容量絶縁膜と、

前記容量絶縁膜の上に形成された容量上部電極と、

前記容量上部電極の上に前記容量上部電極の外側まで延 びるように形成された導電性水素バリア膜と、

前記導電性水素バリア膜を含む前記第1の層間絶縁膜の 上に形成された第2の層間絶縁膜と、

前記第2の層間絶縁膜の上に形成された配線と、

前記第1の層間絶縁膜に形成され、前記トランジスタと 前記容量下部電極とを接続する第1のプラグと、

前記第1の層間絶縁膜に形成され、前記導電層と前記導電性水素バリア膜とを電気的に接続する第2のプラグと、

前記第1の層間絶縁膜及び第2の層間絶縁膜に形成され、前記導電層と前記配線とを接続する第3のプラグと を備えていることを特徴とする強誘電体メモリ。

【請求項13】 前記導電層は、前記半導体基板の表面 部に形成された不純物拡散層、又は前記不純物拡散層の 表面部がシリサイド化された層であることを特徴とする 請求項12に記載の強誘電体メモリ。

【請求項14】 前記第1の層間絶縁膜は下層膜とその上に形成された上層膜とを有しており、

前記導電層は前記下層膜と前記上層膜との間に形成されていることを特徴とする請求項12に記載の強誘電体メモリ。

【請求項15】 前記容量上部電極の少なくとも一部は、Pt膜又はPtを含む合金膜よりなることを特徴とする請求項12に記載の強誘電体メモリ。

【請求項16】 前記導電性水素パリア膜は、Ti膜、Ta膜、TiON膜、TiN膜、TaN膜、TiAlN膜、TiAlN膜、TiAlON膜、又は、Ti、Ta、TiON、TiN、TaN、TiAlN若しくはTiAlONを含む合金膜よりなることを特徴とする請求項12に記載の強誘電体メモリ。

【請求項17】 半導体基板上における一の領域にトランジスタを形成する工程と、

前記半導体基板上における他の領域に導電層を形成する工程と、

前記トランジスタ及び導電層を含む前記半導体基板の上 に第1の層間絶縁膜を形成する工程と、

前記第1の層間絶縁膜に、前記トランジスタと接続する

第1のプラグと、前記導電層と接続する第2のプラグと を形成する工程と、

前記第1の層間絶縁膜の上に前記第1のプラグと接続するように容量下部電極を形成する工程と、

前記容量下部電極の上に、強誘電体膜よりなる容量絶縁膜を形成する工程と、

前記容量絶縁膜の上に、前記容量絶縁膜の外側まで延び 且つ前記第2のプラグと電気的に接続するように容量上 部電極を形成する工程と、

前記容量上部電極を含む前記第1の層間絶縁膜の上に第 2の層間絶縁膜を形成する工程と、

前記第1の層間絶縁膜及び第2の層間絶縁膜に、前記導 電層と接続する第3のプラグを形成する工程と、

前記第2の層間絶縁膜の上に前記第3のプラグと接続するように配線を形成する工程とを備えていることを特徴とする強誘電体メモリの製造方法。

【請求項18】 前記容量下部電極を形成する工程は、前記第1の層間絶縁膜の上に前記第2のプラグと接続するように接続パッドを形成する工程を含み、

前記容量上部電極を形成する工程は、前記容量上部電極 を前記接続パッドと接続するように形成する工程を含む ことを特徴とする請求項17に記載の強誘電体メモリの 製造方法。

【請求項19】 前記容量絶縁膜を形成する工程は、前記容量絶縁膜を、その端部が前記接続パッドの上に位置するように形成する工程を含むことを特徴とする請求項18に記載の強誘電体メモリの製造方法。

【請求項20】 前記容量上部電極を形成する工程は、前記容量絶縁膜となる絶縁性膜をパターン化するために用いられたマスクパターンを用いて、前記容量上部電極となる導電性膜をパターン化した後、前記容量上部電極の側面に前記第2のプラグと電気的に接続するように導電性のサイドウォールを形成する工程を含むことを特徴とする請求項17に記載の強誘電体メモリの製造方法。

【請求項21】 前記容量下部電極を形成する工程は、前記第1の層間絶縁膜の上に前記第2のプラグと接続するように接続パッドを形成する工程を含み、

前記容量上部電極を形成する工程は、前記サイドウォールを前記接続パッドと接続するように形成する工程を含むことを特徴とする請求項20に記載の強誘電体メモリの製造方法。

【請求項22】 前記容量絶縁膜を形成する工程は、前記容量絶縁膜を、その端部が前記接続パッドの上に位置するように形成する工程を含むことを特徴とする請求項21に記載の強誘電体メモリの製造方法。

【請求項23】 前記導電層は、前記半導体基板の表面 部に形成された不純物拡散層、又は前記不純物拡散層の 表面部がシリサイド化された層であることを特徴とする 請求項17に記載の強誘電体メモリの製造方法。

【請求項24】 前記第1の層間絶縁膜は下層膜とその

上に形成された上層膜とを有しており、

前記導電層は前記下層膜と前記上層膜との間に形成されていることを特徴とする請求項17に記載の強誘電体メモリの製造方法。

【請求項25】 前記容量上部電極の少なくとも一部は、Pt膜又はPtを含む合金膜よりなることを特徴とする請求項17に記載の強誘電体メモリの製造方法。

【請求項26】 半導体基板上における一の領域にトランジスタを形成する工程と、

前記半導体基板上における他の領域に導電層を形成する 工程と、

前記トランジスタ及び導電層を含む前記半導体基板の上 に第1の層間絶縁膜を形成する工程と、

前記第1の層間絶縁膜に、前記トランジスタと接続する 第1のプラグと、前記導電層と接続する第2のプラグと を形成する工程と、

前記第1の層間絶縁膜の上に前記第1のプラグと接続するように容量下部電極を形成する工程と、

前記容量下部電極の上に、少なくとも前記第2のプラグ の上側まで延び且つ強誘電体膜よりなる容量絶縁膜を形成する工程と、

前記容量絶縁膜における前記第2のプラグの上側に形成されている部分に開口部を形成する工程と、

前記開口部を含む前記容量絶縁膜の上に、前記開口部を介して前記第2のプラグと電気的に接続するように容量上部電極を形成する工程と、

前記容量上部電極を含む前記第1の層間絶縁膜の上に第 2の層間絶縁膜を形成する工程と、

前記第1の層間絶縁膜及び第2の層間絶縁膜に、前記導 電層と接続する第3のプラグを形成する工程と、

前記第2の層間絶縁膜の上に前記第3のプラグと接続するように配線を形成する工程とを備えていることを特徴とする強誘電体メモリの製造方法。

【請求項27】 前記容量下部電極を形成する工程は、 前記第1の層間絶縁膜の上に前記第2のプラグと接続す るように接続パッドを形成する工程を含み、

前記容量上部電極を形成する工程は、前記容量上部電極 を前記接続パッドと接続するように形成する工程を含む ことを特徴とする請求項26に記載の強誘電体メモリの 製造方法。

【請求項28】 前記開口部を形成する工程は前記容量 絶縁膜となる絶縁性膜をパターン化する前に行なわれ、 前記容量上部電極を形成する工程は、前記容量絶縁膜と なる前記絶縁性膜と、前記容量上部電極となる導電性膜 とを同時にパターン化する工程を含むことを特徴とする 請求項26に記載の強誘電体メモリの製造方法。

【請求項29】 前記導電層は、前記半導休基板の表面 部に形成された不純物拡散層、又は前記不純物拡散層の 表面部がシリサイド化された層であることを特徴とする 請求項26に記載の強誘電体メモリの製造方法。 【請求項30】 前記第1の層間絶縁膜は下層膜とその上に形成された上層膜とを有しており、

前記導電層は前記下層膜と前記上層膜との間に形成されていることを特徴とする請求項26に記載の強誘電体メモリの製造方法。

【請求項31】 前記容量上部電極の少なくとも一部は、Pt膜又はPtを含む合金膜よりなることを特徴とする請求項26に記載の強誘電体メモリの製造方法。

【請求項32】 半導休基板上にトランジスタを形成する工程と、

前記トランジスタを含む前記半導体基板の上に第1の層 間絶縁膜を形成する工程と、

前記第1の層間絶縁膜に、前記トランジスタと接続する 第1のプラグを形成する工程と、

前記第1の層間絶縁膜の上に前記第1のプラグと接続するように容量下部電極を形成する工程と、

前記容量下部電極の上に、強誘電体膜よりなる容量絶縁膜を形成する工程と、

前記容量絶縁膜の上に容量上部電極を形成する工程と、前記容量上部電極の上に導電性水素バリア膜を形成する工程と、工程と、

前記導電性水素バリア膜を含む前記第1の層間絶縁膜の 上に第2の層間絶縁膜を形成する工程と、

前記第2の層間絶縁膜に、前記導電性水素バリア膜と接続する第2のプラグを形成する工程と、

前記第2の層間絶縁膜の上に前記第2のブラグと接続するように配線を形成する工程とを備えていることを特徴とする強誘電体メモリの製造方法。

【請求項33】 前記容量上部電極の少なくとも一部は、Pt膜又はPtを含む合金膜よりなることを特徴とする請求項32に記載の強誘電体メモリの製造方法。

【請求項34】 前記導電性水素バリア膜は、Ti膜、Ta膜、TiON膜、TiN膜、TaN膜、TiAlN膜、TiAlN膜、TiAlON膜、又は、Ti、Ta、TiON、TiN、TaN、TiAlN若しくはTiAlONを含む合金膜よりなることを特徴とする請求項32に記載の強誘電体メモリの製造方法。

【請求項35】 半導体基板上における一の領域にトランジスタを形成する工程と、

前記半導体基板上における他の領域に導電層を形成する工程と、

前記トランジスタ及び導電層を含む前記半導体基板の上 に第1の層間絶縁膜を形成する工程と、

前記第1の層間絶縁膜に、前記トランジスタと接続する 第1のプラグと、前記導電層と接続する第2のプラグと を形成する工程と、

前記第1の層間絶縁膜の上に前記第1のプラグと接続するように容量下部電極を形成する工程と、

前記容量下部電極の上に、強誘電体膜よりなる容量絶縁膜を形成する工程と、

前記容量絶縁膜の上に容量上部電極を形成する工程と、 前記容量上部電極の上に、前記容量上部電極の外側まで 延び且つ前記第2のアラグと電気的に接続するように導 電性水素バリア膜を形成する工程と、

前記導電性水素バリア膜を含む前記第1の層間絶縁膜の 上に第2の層間絶縁膜を形成する工程と、

前記第1の層間絶縁膜及び第2の層間絶縁膜に、前記導電層と接続する第3のプラグを形成する工程と、

前記第2の層間絶縁膜の上に前記第3のプラグと接続するように配線を形成する工程とを備えていることを特徴とする強誘電体メモリの製造方法。

【請求項36】 前記容量下部電極を形成する工程は、前記第1の層間絶縁膜の上に前記第2のプラグと接続するように接続パッドを形成する工程を含み、

前記導電性水素バリア膜を形成する工程は、前記導電性水素バリア膜を前記接続パッドと接続するように形成する工程を含むことを特徴とする請求項35に記載の強誘電体メモリの製造方法。

【請求項37】 前記容量絶縁膜を形成する工程は、前記容量絶縁膜を、その端部が前記接続バッドの上に位置するように形成する工程を含むことを特徴とする請求項36に記載の強誘電体メモリの製造方法。

【請求項38】 前記導電性水素バリア膜を形成する工程は、前記容量絶縁膜となる絶縁性膜及び前記容量上部電極となる第1の導電性膜をパターン化するために用いられたマスクパターンを用いて、前記導電性水素バリア膜となる第2の導電性膜をパターン化した後、前記導電性水素バリア膜の側面に前記第2のプラグと電気的に接続するように導電性のサイドウォールを形成する工程を たむことを特徴とする請求項35に記載の強誘電体メモリの製造方法。

【請求項39】 前記サイドウォールは水素バリア性を有することを特徴とする請求項38に記載の強誘電体メモリの製造方法。

【請求項40】 前記容量下部電極を形成する工程は、 前記第1の層間絶縁膜の上に前記第2のプラグと接続す るように接続パッドを形成する工程を含み、

前記導電性水素バリア膜を形成する工程は、前記サイド ウォールを前記接続パッドと接続するように形成する工 程を含むことを特徴とする請求項38に記載の強誘電体 メモリの製造方法。

【請求項41】 前記容量絶縁膜を形成する工程は、前記容量絶縁膜を、その端部が前記接続パッドの上に位置するように形成する工程を含むことを特徴とする請求項40に記載の強誘電体メモリの製造方法。

【請求項42】 前記導電層は、前記半導体基板の表面 部に形成された不純物拡散層、又は前記不純物拡散層の 表面部がシリサイド化された層であることを特徴とする 請求項35に記載の強誘電体メモリの製造方法。

【請求項43】 前記第1の層間絶縁膜は下層膜とその

上に形成された上層膜とを有しており、

前記導電層は前記下層膜と前記上層膜との間に形成されていることを特徴とする請求項35に記載の強誘電体メモリの製造方法。

【請求項44】 前記容量上部電極の少なくとも一部は、Pt膜又はPtを含む合金膜よりなることを特徴とする請求項35に記載の強誘電体メモリの製造方法。

【請求項45】 前記導電性水素バリア膜は、Ti膜、Ta膜、TiON膜、TiN膜、TaN膜、TiAlN膜、TiAlN膜、TiAlON膜、又は、Ti、Ta、TiON、TiN、TaN、TiAlN若しくはTiAlONを含む合金膜よりなることを特徴とする請求項35に記載の強誘電体メモリの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、容量絶縁膜として 強誘電体膜が用いられている容量素子を備えた強誘電体 メモリ及びその製造方法に関する。

[0002]

【従来の技術】強誘電体メモリを実現するための最重要課題は、容量素子の特性を劣化させることなく集積化を実現するための構造及びその製造方法を開発することである。

【0003】特に、強誘電体膜は酸素原子を持つ層状の酸化物膜であるので、水素雰囲気中では容易に還元され、それによって分極率又は耐圧の低下等といった強誘電体膜の特性の劣化が引き起こされる。一方、半導体メモリの製造工程においては、水素雰囲気中又は還元性雰囲気中での集積化工程が多く用いられている。従って、容量素子の容量絶縁膜として強誘電体膜を使用する場合、耐還元性の強いプロセスを構築することが重要である。

【0004】そこで、従来、強誘電体メモリの製造工程中における容量素子の特性劣化を防ぐために、容量案子を形成した後の工程での、水素の発生量の低減若しくは還元性雰囲気の抑制が図られたり、又は、絶縁性水素バリア膜により容量素子部を被覆する等の工夫がなされてきた。

【0005】以下、第1の従来例に係る強誘電体メモリについて図36を参照しながら説明する。

【0006】図36に示すように、半導体基板10の表面部には、STI (shallow trenchisolation) 構造を有する素子分離領域11が形成されていると共に、半導体基板10における素子分離領域11により囲まれた領域の表面部には、下層となる低濃度不純物拡散層12及び上層となる高濃度不純物拡散層13が形成されている。低濃度不純物拡散層12及び高濃度不純物拡散層13は、メモリセルを構成するトランジスタ(以下、メモリセルトランジスタと称する)のソース領域又はドレイン領域となる。

【0007】また、メモリセルトランジスタが形成されている半導体基板10上には第1の層間絶縁膜14が形成されていると共に、第1の層間絶縁膜14には、高濃度不純物拡散層13と接続し且つタングステンよりなる第1のプラグ15が形成されている。第1の層間絶縁膜14の上には、酸素バリア性を有する導電性膜よりなり且つ第1のプラグ15の上面を覆う容量下部電極16が形成されている。容量下部電極16同士の間の領域には、絶縁膜17が、その上面と容量下部電極16の上面とが面一になるように形成されている。

【0008】また、容量下部電極16の上には、強誘電体膜よりなる容量絶縁膜18が容量下部電極16の上面を覆うように形成されていると共に、容量絶縁膜18の上には、Pt(白金)よりなる容量上部電極19が容量絶縁膜18の上面を覆うように形成されている。これにより、容量下部電極16、容量絶縁膜18及び容量上部電極19よりなる容量素子が形成される。

【0009】また、容量素子を含む第1の層間絶縁膜14の上には、第2の層間絶縁膜20が形成されていると共に、第2の層間絶縁膜20には、容量上部電極19と接続し且つタングステンよりなる第2のプラグ21が形成されている。

【0010】また、第2の層間絶縁膜20の上には、第2のプラグ21と接続し且つアルミニウム等よりなる配線22が形成されていると共に、配線22を含む第2の層間絶縁膜20の上には、第3の層間絶縁膜23が形成されている。第3の層間絶縁膜23には、配線22と接続する第3のプラグ24が形成されている。

【0011】図示は省略しているが、第3の層間絶縁膜23の上には、さらに上層の層間絶縁膜、配線又は表面保護膜等が形成されており、それによって強誘電体メモリが完成する。

【0012】第1の従来例に係る強誘電体メモリの構造によると、集積化を実現できる。

【0013】以下、第2の従来例に係る強誘電体メモリについて図37を参照しながら説明する。

【0014】第2の従来例に係る強誘電体メモリが第1の従来例と異なっている点は、図37に示すように、容量下部電極16、容量絶縁膜18及び容量上部電極19により構成される容量素子部を絶縁性水素バリア膜25が被覆していることである(特開平11-121704参照)。尚、絶縁性水素バリア膜25としては、SiN膜、SiON膜、TiO2膜、又はTaOx(但しx>0)膜等が用いられる。

【0015】第2の従来例に係る強誘電体メモリの構造によると、製造工程中における容量素子の特性劣化を防止できる。

[0016]

【発明が解決しようとする課題】しかしながら、第1の 従来例においては、容量上部電極19と配線22とを接

続する第2のプラグ21を形成するためのコンタクトホ ールを第2の層間絶縁膜20に形成したときに、容量上 部電極19の一部が露出する結果、エッチングガス又は レジストに含まれる水素が容量上部電極19つまりPt 膜に吸収されてしまう。また、前記のコンタクトホール に第2のプラグ21を埋め込むために、WF₆(6フッ 化タングステン)ガスを水素ガス又はシランガス(とも にWF。ガスを還元してW(タングステン)を生成す る)等と共に用いたときにも、水衆(シランガスが分解 されて生成した水素も含む)が容量上部電極19を構成 するPt膜に吸収されてしまう。さらに、Pt膜に吸収 された水素は、後の工程で活性の高い水素(以下、活性 水素と称する)としてPt膜から吐き出される。すなわ ち、Pも膜は触媒作用を有している。その結果、Pも膜 の触媒作用に起因して生じた活性水素によって、容量絶 緑膜18を構成する強誘電体膜における第2のプラグ2 1の近傍部分が還元されて該近傍部分から酸素が失われ るので、強誘電体膜の特性が劣化し、それによって強誘 電体メモリにビット不良等が発生することがあった。

【0017】それに対して、第2の従来例においては、 図37に示すように、容量素子部を絶縁性水素バリア膜 25が被覆している一方、第2のプラグ21を形成する ためのコンタクトホールの下部を絶縁性水素バリア膜2 5に形成したときに、容量上部電極19の一部が露出す るので、結局、第1の従来例と同様の問題が生じる可能 性が高い。

【0018】また、第1又は第2の従来例において、容量上部電極19の材料として、強誘電体膜の結晶を成長させるとき(通常、容量上部電極19の形成後に行なわれる)に有利なPも膜を使用しない場合でも、容量絶縁膜18を構成する強誘電体膜における第2のプラグ21の近傍部分が水素によってダメージを受ける事態を完全に防止することは難しい。

【0019】前記に鑑み、本発明は、容量絶縁膜を構成する強誘電体膜の特性の劣化を防止することによって、 強誘電体メモリの信頼性を向上させることを目的とする。

[0020]

【課題を解決するための手段】前記の目的を違成するために、本発明に係る第1の強誘電体メモリは、半導体基板上における一の領域に形成されたトランジスタと、半導体基板上における他の領域に形成された導電層と、トランジスタ及び導電層を含む半導体基板の上に形成された第1の層間絶縁膜と、第1の層間絶縁膜の上に形成された容量下部電極と、容量絶縁膜の上に形成された容量上部電極と、容量上部電極を含む第1の層間絶縁膜の上に形成された第2の層間絶縁膜と、第2の層間絶縁膜の上に形成された記線と、第1の層間絶縁膜に形成され、トランジ

スタと容量下部電極とを接続する第1のプラグと、第1 の層間絶縁膜に形成され、導電層と容量上部電極とを電 気的に接続する第2のプラグと、第1の層間絶縁膜及び 第2の層間絶縁膜に形成され、導電層と配線とを接続す る第3のプラグとを備えている。

【0021】第1の強誘電体メモリによると、半導体基 板上に形成されたトランジスタが、該トランジスタ上の 第1の層間絶縁膜に形成された第1のプラグを介して、 第1の層間絶縁膜上の容量下部電極と接続されている。 また、容量絶縁膜の上に容量絶縁膜の外側まで延びるよ うに形成された容量上部電極が、第1の層間絶縁膜に形 成された第2のプラグを介して、半導体基板上に形成さ れた導電層と電気的に接続されている。さらに、容量上 部電極上に第2の層間絶縁膜を介して形成された配線 が、第1の層間絶縁膜及び第2の層間絶縁膜に形成され た第3のプラグを介して導電層と接続されている。この ため、容量上部電極の形成前に、具体的には、トランジ スタと容量下部電極とを接続する第1のプラグの形成と 同時に、容量上部電極と導電層とを電気的に接続する第 2のプラグを第1の層間絶縁膜に形成できる。これによ り、第2のプラグ、導電層及び第3のプラグを介して容 **量上部電極と配線とを電気的に接続することができる。** すなわち、予め容量素子よりも下側に形成されている第 2のプラグ及び導電層を用いて、容量上部電極と配線と を電気的に接続することができる。従って、容量上部電 極の形成後に、容量上部電極と配線とを直接接続するプ ・ラグを形成するためのコンタクトホールを形成する必要 がないので、容量上部電極が露出して水素雰囲気又は還 元性雰囲気にさらされる事態を回避できる。その結果 容量上部電極として強い触媒作用を有するPt膜を用い る場合にも、容量絶縁膜を構成する強誘電体膜の特性の 劣化を防止して、強誘電体メモリの信頼性を向上させる ことができる。

【0022】本発明に係る第2の強誘電体メモリは、半 **導体基板上における** の領域に形成されたトランジスタ と、半導体基板上における他の領域に形成された導電層 と、トランジスタ及び導電層を含む半導体基板の上に形 成された第1の層間絶縁膜と、第1の層間絶縁膜の上に 形成された容量下部電極と、容量下部電極の上に容量下 部電極の外側まで延びるように形成された強誘電体膜よ りなる容量絶縁膜と、容量絶縁膜における容量下部電極 の外側に形成されている部分に設けられた開口部と、開 口部を含む容量絶縁膜の上に形成された容量上部電極 と、容量上部電極を含む第1の層間絶縁膜の上に形成さ れた第2の層間絶縁膜と、第2の層間絶縁膜の上に形成 された配線と、第1の層間絶縁膜に形成され、トランジ スタと容量下部電極とを接続する第1のプラグと、第1 の層間絶縁膜に形成され、導電層と容量上部電極とを開 口部を介して電気的に接続する第2のプラグと、第1の 層間絶縁膜及び第2の層間絶縁膜に形成され、導電層と

配線とを接続する第3のプラグとを備えている。

【0023】第2の強誘電体メモリによると、半導体基 板上に形成されたトランジスタが、該トランジスタ上の 第1の層間絶縁膜に形成された第1のプラグを介して、 第1の層間絶縁膜上の容量下部電極と接続されている. また、容量下部電極の外側まで延び且つ該外側に閉口部 を有する容量絶縁膜の上に形成された容量上部電極が、 第1の層間絶縁膜に形成された第2のプラグを介して、 半導休基板上に形成された導電層と電気的に接続されて いる。さらに、容量上部電極上に第2の層間絶縁膜を介 して形成された配線が、第1の層間絶縁膜及び第2の層 間絶縁膜に形成された第3のプラグを介して導電層と接 **続されている。このため、容量上部電極の形成前に、具** 体的には、トランジスタと容量下部電極とを接続する第 1のプラグの形成と同時に、容量上部電極と導電層とを 電気的に接続する第2のプラグを第1の層間絶縁膜に形 成できる。これにより、第2のプラグ、導電層及び第3 のプラグを介して容量上部電極と配線とを電気的に接続 することができる。すなわち、予め容量案子よりも下側 に形成されている第2のプラグ及び導電層を用いて、容 **量上部電極と配線とを電気的に接続することができる。** 従って、容量上部電極の形成後に、容量上部電極と配線 とを直接接続するプラグを形成するためのコンタクトホ ールを形成する必要がないので、容量上部電極が露出し て水素雰囲気又は還元性雰囲気にさらされる事態を回避 できる。その結果、容量上部電極として強い触媒作用を 有するPt膜を用いる場合にも、容量絶縁膜を構成する 強誘電体膜の特性の劣化を防止して、強誘電体メモリの 信頼性を向上させることができる。

【0024】また、第2の強誘電体メモリによると、容 **量絶縁膜に設けた開口部を介して容量上部電極と第2の** プラグとを接続するため、容量上部電極の段差は開口部 の周縁部に沿って形成される。具体的には、開口部の形 状を例えば方形にすると、容量上部電極の段差は開口部 の周縁部である4辺に沿って4方向に形成される。この ため、容量上部電極形成材料の段差部における被覆率に 方向依存性があっても、容量上部電極の段差が容量絶縁 膜の1端辺に沿って1方向に形成されている場合 (例え ば第1の強誘電体メモリ)と比べて、容量上部電極と第 2のプラグとの間の電流パスが確実に確保される。ま た、容量絶縁膜となる絶縁性膜に開口部を設けた後、該 絶縁性膜と容量上部電極となる導電性膜とを同時にパタ ーン化することによって、容量絶縁膜形成用のマスクパ ターンと容量上部電極形成用のマスクパターンとの間で マスク合わせマージンを考慮する必要がなくなる。その 結果、強誘電体メモリのセルサイズを小さくでき、それ によってメモリセルアレイ全休の占有面積を縮小するこ とができる。

【0025】本発明に係る第3の強誘電体メモリは、半連体基板上に形成されたトランジスタと、トランジスタ

を含む半導体基板の上に形成された第1の層間絶縁膜と、第1の層間絶縁膜の上に形成された容量下部電極と、容量下部電極の上に形成された強誘電体膜よりなる容量絶縁膜と、容量絶縁膜の上に形成された容量上部電極と、容量上部電極の上に形成された導電性水素バリア膜と、導電性水素バリア膜を含む第1の層間絶縁膜の上に形成された第2の層間絶縁膜と、第2の層間絶縁膜の上に形成された配線と、第1の層間絶縁膜に形成され、トランジスタと容量下部電極とを接続する第1のプラグと、第2の層間絶縁膜に形成され、導電性水素バリア膜と配線とを接続する第2のプラグとを備えている。

【0026】第3の強誘電体メモリによると、半導体基 板上に形成されたトランジスタが、該トランジスタ上の 第1の層間絶縁膜に形成された第1のプラグを介して、 第1の層間絶縁膜上の容量下部電極と接続されている. また、容量下部電極の上に容量絶縁膜を介して形成され た容量上部電極が導電性水素バリア膜によって覆われて いる。さらに、導電性水素バリア膜上に第2の層間絶縁 膜を介して形成された配線が、第2の層間絶縁膜に形成 された第2のプラグを介して導電性水素バリア膜と接続・ されている。このため、導電性水素バリア膜及び第2の プラグ(導電性水素バリア膜と配線とを接続する)を介 して容量上部電極と配線とを電気的に接続することがで きる。従って、容量上部電極の形成後に、容量上部電極 と配線とを直接接続するプラグを形成するためのコンタ クトホールを形成する必要がないので、容量上部電極が 露出して水素雰囲気又は還元性雰囲気にさらされる事態 を回避できる。その結果、容量上部電極として強い触媒 作用を有するPし膜を用いる場合にも、容量絶縁膜を構 成する強誘電体膜の特性の劣化を防止して、強誘電体メ モリの信頼性を向上させることができる。

【0027】また、第3の強誘電体メモリによると、等 電性水素バリア膜によって容量素子が覆われているた め、容量素子の耐還元性を向上させることができる。

【0028】本発明に係る第4の強誘電体メモリは、半 導体基板上における一の領域に形成されたトランジスタ と、半導体基板上における他の領域に形成された導電層 と、トランジスタ及び導電層を含む半導体基板の上に形 成された第1の層間絶縁膜と、第1の層間絶縁膜の上に 形成された容量下部電極と、容量下部電極の上に形成さ れた強誘電体膜よりなる容量絶縁膜と、容量絶縁膜の上 に形成された容量上部電極と、容量上部電極の上に容量 上部電極の外側まで延びるように形成された導電性水素 バリア膜と、導電性水衆バリア膜を含む第1の層間絶縁 膜の上に形成された第2の層間絶縁膜と、第2の層間絶 縁膜の上に形成された配線と、第1の層間絶縁膜に形成 され、トランジスタと容量下部電極とを接続する第1の プラグと、第1の層間絶縁膜に形成され、導電層と導電 性水素バリア膜とを電気的に接続する第2のプラグと、 第1の層間絶縁膜及び第2の層間絶縁膜に形成され、導

電層と配線とを接続する第3のプラグとを備えている。 【0029】第4の強誘電体メモリによると、半導体基 板上に形成されたトランジスタが、トランジスタ上の第 1の層間絶縁膜に形成された第1のプラグを介して、第 1の層間絶縁膜上の容量下部電極と接続されている。ま た、容量下部電極の上に容量絶縁膜を介して形成された 容量上部電極が導電性水素バリア膜によって覆われてい ると共に、該導電性水素バリア膜が、第1の層間絶縁膜 に形成された第2のプラグを介して、半導休基板上に形 成された導電層と電気的に接続されている。さらに、導 電性水素バリア膜上に第2の層間絶縁膜を介して形成さ れた配線が、第1の層間絶縁膜及び第2の層間絶縁膜に 形成された第3のプラグを介して導電層と接続されてい る。このため、容量上部電極の形成前に、具体的には、 トランジスタと容量下部電極とを接続する第1のプラグ の形成と同時に、導電性水素バリア膜と導電層とを接続 する第2のプラグを第1の層間絶縁膜に形成できる。こ れにより、導電性水素パリア膜、第2のプラグ、導電層 及び第3のプラグを介して容量上部電極と配線とを電気 的に接続することができる。すなわち、予め容量素子よ りも下側に形成されている第2のプラグ及び導電層を用 いて、容量上部電極と配線とを電気的に接続することが できる。従って、容量上部電極の形成後に、容量上部電 極と配線とを直接接続するプラグを形成するためのコン タクトホールを形成する必要がないので、容量上部電極 が露出して水素雰囲気又は還元性雰囲気にさらされる事 態を回避できる。その結果、容量上部電極として強い触 媒作用を有するPt膜を用いる場合にも、容量絶縁膜を 構成する強誘電体膜の特性の劣化を防止して、強誘電体 メモリの信頼性を向上させることができる。

【0030】また、第4の強誘電体メモリによると、導電性水素バリア膜によって容量素子が覆われているため、容量素子の耐還元性を向上させることができる。

【0031】第1、第2又は第4の強誘電体メモリにおいて、導電層は、半導体基板の表面部に形成された不純物拡散層、又は前記不純物拡散層の表面部がシリサイド化された層であることが好ましい。

【0032】このようにすると、導電層として、半導体 基板上に形成されたポリシリコン層等を用いる場合と比 べて、導電層を低抵抗化できる。

【0033】第1、第2又は第4の強誘電体メモリにおいて、第1の層間絶縁膜は下層膜とその上に形成された上層膜とを有しており、導電層は下層膜と上層膜との間に形成されていることが好ましい。

【0034】このようにすると、導電層として、半導体 基板の表面部に形成された不純物拡散層を用いる場合と 比べて、基板電位を簡単に設定できると共に強誘電休メ モリのセルサイズを小さくできる。また、導電層と接続 する第2又は第3のプラグが埋め込まれるホールのアス ペクト比が小さくなるので、各プラグの形成不良や高抵 抗化を防止できる。

【0035】第1、第2、第3又は第4の強誘電体メモリにおいて、容量上部電極の少なくとも一部は、Pt膜又はPtを含む合金膜よりなることが好ましい。

【0036】このようにすると、容量絶縁膜を構成する 強誘電体膜の結晶を、整合性の良いP t 結晶面から十分 に成長させることができる。

【0037】第3又は第4の強誘電体メモリにおいて、 導電性水素バリア膜は、Ti膜、Ta膜、TiON膜、 TiN膜、TaN膜、TiAlN膜、TiAlON膜、 又は、Ti、Ta、TiON、TiN、TaN、TiA 1N若しくはTiAlONを含む合金膜よりなることが 好ましい。

【0038】このようにすると、容量素子の耐還元性を 確実に向上させることができると共に、導電性水素バリ ア膜を介して容量上部電極とプラグ等とを電気的に確実 に接続することができる。

【0039】本発明に係る第1の強誘電体メモリの製造 方法は、半導体基板上における一の領域にトランジスタ を形成する工程と、半導体基板上における他の領域に導 電層を形成する工程と、トランジスタ及び導電層を含む 半導体基板の上に第1の層間絶縁膜を形成する工程と、 第1の層間絶縁膜に、トランジスタと接続する第1のプ ラグと、導電層と接続する第2のプラグとを形成する工 程と、第1の層間絶縁膜の上に第1のプラグと接続する ように容量下部電極を形成する工程と、容量下部電極の 上に、強誘電体膜よりなる容量絶縁膜を形成する工程 と、容量絶縁膜の上に、容量絶縁膜の外側まで延び且つ 第2のプラグと電気的に接続するように容量上部電極を 形成する工程と、容量上部電極を含む第1の層間絶縁膜 の上に第2の層間絶縁膜を形成する工程と、第1の層間 絶縁膜及び第2の層間絶縁膜に、導電層と接続する第3 のプラグを形成する工程と、第2の層間絶縁膜の上に第 3のプラグと接続するように配線を形成する工程とを備 えている。

【0040】第1の強誘電体メモリの製造方法によると、トランジスタ及び導電層が形成された半導体基板上に第1の層間絶縁膜を形成した後、第1の層間絶縁膜に、トランジスタと接続する第1のプラグと、導電層と接続する第2のプラグとを形成する。その後、第1の層間絶縁膜の上に第1のプラグと接続する容量下部電極を形成した後、容量下部電極の上に、強誘電体膜よりなる容量絶縁膜、及び容量絶縁膜の外側まで延び且つ第2のプラグと電気的に接続する容量上部電極を順次形成する。その後、容量上部電極を含む第1の層間絶縁膜の上に第2の層間絶縁膜を形成した後、第1の層間絶縁膜及び第2の層間絶縁膜に、導電層と第2の層間絶縁膜上の配線とを接続する第3のプラグを形成する。このため、容量上部電極の形成前に、具体的には、トランジスタと容量下部電極とを接続する第1のプラグの形成と同時

に、容量上部電極と導電層とを電気的に接続する第2の プラグを第1の層間絶縁膜に形成できる。これにより、 第2のプラグ、導電層及び第3のプラグを介して容量上 部電極と配線とを電気的に接続することができる。すな わち、予め容量素子よりも下側に形成されている第2の プラグ及び導電層を用いて、容量上部電極と配線とを電 気的に接続することができる。従って、容量上部電極の 形成後に、容量上部電極と配線とを直接接続するプラグ を形成するためのコンタクトホールを形成する必要がな いので、容量上部電極が露出して水素雰囲気又は還元性 雰囲気にさらされる事態を回避できる。その結果、容量 上部電極として強い触媒作用を有するPt膜を用いる場 合にも、容量絶縁膜を構成する強誘電体膜の特性の劣化 を防止して、強誘電体メモリの信頼性を向上させること ができる。

【0041】第1の強誘電体メモリの製造方法において、容量下部電極を形成する工程は、第1の層間絶縁膜の上に第2のプラグと接続するように接続パッドを形成する工程を含み、容量上部電極を形成する工程は、容量上部電極を接続パッドと接続するように形成する工程を含むことが好ましい。

【0042】このようにすると、容量下部電極の材料として用いられ且つ酸素バリア性を有する導電性膜を第2のプラグの上面全体を覆うようにパターン化することによって、容量下部電極の形成と同時に接続パッドを形成できる。このため、工程の増加を招くことなく、第2のプラグの酸化を防止でき且つ容量上部電極と第2のプラグとを接続パッドを介して接続できる。

【0043】容量下部電極を形成する工程が接続パッドを形成する工程を含む場合、容量絶縁膜を形成する工程は、容量絶縁膜を、その端部が接続パッドの上に位置するように形成する工程を含むことが好ましい。

【0044】このようにすると、容量絶縁膜となる絶縁性膜に対して大きなエッチング選択比を有する導電性膜を接続パッドの材料として用いると共に、該接続パッドをエッチングストッパーとして前記の絶縁性膜をパターン化することによって、オーバーエッチングに起因する段差形成を防止しながら容量絶縁膜を形成できる。

【0045】第1の強誘電体メモリの製造方法において、容量上部電極を形成する工程は、容量絶縁膜となる 絶縁性膜をパターン化するために用いられたマスクパタ ーンを用いて、容量上部電極となる導電性膜をパターン 化した後、容量上部電極の側面に第2のプラグと電気的 に接続するように導電性のサイドウォールを形成する工 程を含むことが好ましい。

【0046】このようにすると、製造工程で用いられるマスクパターンの数を低減できると共に、容量上部電極と第2のプラグとをサイドウォールを介して電気的に接続できる。

【〇〇47】容量上部電極を形成する工程がサイドウォ

ールを形成する工程を含む場合、容量下部電極を形成する工程は、第1の層間絶縁膜の上に第2のプラグと接続するように接続パッドを形成する工程を含み、容量上部電極を形成する工程は、サイドウォールを接続パッドと接続するように形成する工程を含むことが好ましい。

【0048】このようにすると、容量下部電極の材料として用いられ且つ酸素バリア性を有する導電性膜を第2のプラグの上面全体を覆うようにパターン化することによって、容量下部電極の形成と同時に接続パッドを形成できる。このため、工程の増加を招くことなく、第2のプラグの酸化を防止でき且つサイドウォールと第2のプラグとを接続パッドを介して接続できる。

【0049】容量上部電極を形成する工程がサイドウォールを形成する工程を含み、且つ容量下部電極を形成する工程が接続パッドを形成する工程を含む場合、容量絶縁膜を形成する工程は、容量絶縁膜を、その端部が接続パッドの上に位置するように形成する工程を含むことが好ましい。

【0050】このようにすると、容量絶縁膜となる絶縁 性膜に対して大きなエッチング選択比を有する導電性膜 を接続パッドの材料として用いると共に、該接続パッド をエッチングストッパーとして前記の絶縁性膜をパター ン化することによって、オーバーエッチングに起因する 段差形成を防止しながら容量絶縁膜を形成できる。

【0051】本発明に係る第2の強誘電体メモリの製造 方法は、半導体基板上における一の領域にトランジスタ を形成する工程と、半導体基板上における他の領域に導 電層を形成する工程と、トランジスタ及び導電層を含む 半導体基板の上に第1の層間絶縁膜を形成する工程と、 第1の層間絶縁膜に、トランジスタと接続する第1のプ ラグと、導電層と接続する第2のプラグとを形成する工 程と、第1の層間絶縁膜の上に第1のプラグと接続する ように容量下部電極を形成する工程と、容量下部電極の 上に、少なくとも第2のプラグの上側まで延び且つ強誘 電体膜よりなる容量絶縁膜を形成する工程と、容量絶縁 膜における第2のプラグの上側に形成されている部分に 開口部を形成する工程と、開口部を含む容量絶縁膜の上 に、開口部を介して第2のプラグと電気的に接続するよ うに容量上部電極を形成する工程と、容量上部電極を含 む第1の層間絶縁膜の上に第2の層間絶縁膜を形成する 工程と、第1の層間絶縁膜及び第2の層間絶縁膜に、導 電層と接続する第3のプラグを形成する工程と、第2の 層間絶縁膜の上に第3のプラグと接続するように配線を 形成する工程とを備えている。

【0052】第2の強誘電体メモリの製造方法によると、トランジスタ及び導電層が形成された半導体基板上に第1の層間絶縁膜を形成した後、第1の層間絶縁膜に、トランジスタと接続する第1のプラグと、導電層と接続する第2のプラグとを形成する。その後、第1の層間絶縁膜の上に第1のプラグと接続する容量下部電極を

形成した後、容量下部電極の上に、第2のプラグの上側 まで延び且つ強誘電体膜よりなる容量絶縁膜を形成す る。その後、容量絶縁膜における第2のプラグの上側に 形成されている部分に開口部を形成した後、該開口部を 介して第2のプラグと電気的に接続するように容量上部 電極を形成する。その後、容量上部電極を含む第1の層 間絶縁膜の上に第2の層間絶縁膜を形成した後、第1の 層間絶縁膜及び第2の層間絶縁膜に、導電層と第2の層 間絶縁膜上の配線とを接続する第3のプラグを形成す る。このため、容量上部電極の形成前に、具体的には、 トランジスタと容量下部電極とを接続する第1のプラグ の形成と同時に、容量上部電板と導電層とを電気的に接 続する第2のプラグを第1の層間絶縁膜に形成できる。 これにより、第2のプラグ、導電層及び第3のプラグを 介して容量上部電極と配線とを電気的に接続することが できる。すなわち、予め容量素子よりも下側に形成され ている第2のプラグ及び導電層を用いて、容量上部電極 と配線とを電気的に接続することができる。従って、容 量上部電極の形成後に、容量上部電極と配線とを直接接 続するプラグを形成するためのコンタクトホールを形成 する必要がないので、容量上部電極が露出して水素雰囲 気又は還元性雰囲気にさらされる事態を回避できる。そ の結果、容量上部電極として強い触媒作用を有するPt 膜を用いる場合にも、容量絶縁膜を構成する強誘電体膜 の特性の劣化を防止して、強誘電体メモリの信頼性を向 上させることができる。

【0053】また、第2の強誘電体メモリの製造方法によると、容量絶縁膜に設けた開口部を介して容量上部電極と第2のプラグとを接続するため、容量上部電極の段差は開口部の周縁部に沿って形成される。具体的には、開口部の形状を例えば方形にすると、容量上部電極の段差は開口部の周縁部である4辺に沿って4方向に形成される。このため、容量上部電極形成材料の段差部における被覆率に方向依存性があっても、容量上部電極の段差が容量絶縁膜の1端辺に沿って1方向に形成される場合(例えば第1の強誘電体メモリの製造方法)と比べて、容量上部電極と第2のプラグとの間の電流パスが確実に確保される。

【0054】第2の強誘電体メモリの製造方法において、容量下部電極を形成する工程は、第1の層間絶縁膜の上に第2のプラグと接続するように接続パッドを形成する工程を含み、容量上部電極を形成する工程は、容量上部電極を接続パッドと接続するように形成する工程を含むことが好ましい。

【0055】このようにすると、容量下部電極の材料として用いられ且つ酸素バリア性を有する導電性膜を第2のプラグの上面全体を覆うようにパターン化することによって、容量下部電極の形成と同時に接続パッドを形成できる。このため、工程の増加を招くことなく、第2のプラグの酸化を防止でき且つ容量上部電極と第2のプラ

グとを接続パッドを介して接続できる。

【0056】第2の強誘電体メモリの製造方法において、開口部を形成する工程は容量絶縁膜となる絶縁性膜をパターン化する前に行なわれ、容量上部電極を形成する工程は、容量絶縁膜となる絶縁性膜と、容量上部電極となる導電性膜とを同時にパターン化する工程を含むことが好ましい。

【0057】このようにすると、容量絶縁膜形成用のマスクパターンと容量上部電極形成用のマスクパターンとの間でマスク合わせマージンを考慮する必要がなくなる結果、強誘電体メモリのセルサイズを小さくでき、それによってメモリセルアレイ全体の占有面積を縮小することができる。

【0058】本発明に係る第3の強誘電体メモリの製造方法は、半導体基板上にトランジスタを形成する工程と、トランジスタを含む半導体基板の上に第1の層間絶縁膜を形成する工程と、第1の層間絶縁膜に、トランジスタと接続する第1のプラグを形成する工程と、第1の層間絶縁膜の上に第1のプラグと接続するように容量下部電極を形成する工程と、容量絶縁膜の上に容量上部電極を形成する工程と、容量上部電極の上に導電性水素バリア膜を形成する工程と、容量上部電極を形成する工程と、容量上部電極の上に導電性水素バリア膜を形成する工程と、導電性水素バリア膜を含む第1の層間絶縁膜の上に第2の層間絶縁膜に、導電性水素バリア膜と接続する第2の層間絶縁膜の上に第2のプラグを形成する工程と、第2の層間絶縁膜の上に第2のプラグと接続するように配線を形成する工程とを備えている。

【0059】第3の強誘電体メモリの製造方法による と、トランジスタが形成された半導体基板上に第1の層 間絶縁膜を形成した後、第1の層間絶縁膜に、トランジ スタと接続する第1のプラグを形成し、その後、第1の 層間絶縁膜の上に第1のプラグと接続する容量下部電極 を形成する。その後、容量下部電極の上に、強誘電体膜 よりなる容量絶縁膜、及び容量上部電極を順次形成した 後、容量上部電極の上に導電性水素バリア膜を形成す る。その後、導電性水素バリア膜を含む第1の層間絶縁 膜の上に第2の層間絶縁膜を形成した後、第2の層間絶 縁膜に、導電性水素バリア膜と第2の層間絶縁膜上の配 線とを接続する第2のプラグを形成する。このため、導 電性水素バリア膜及び第2のプラグを介して容量上部電 極と配線とを電気的に接続することができる。従って、 容量上部電極の形成後に、容量上部電極と配線とを直接 接続するプラグを形成するためのコンタクトホールを形 成する必要がないので、容量上部電極が露出して水素雰 囲気又は還元性雰囲気にさらされる事態を回避できる。 その結果、容量上部電極として強い触媒作用を有するP t 膜を用いる場合にも、容量絶縁膜を構成する強誘電体 膜の特性の劣化を防止して、強誘電体メモリの信頼性を 向上させることができる。

【0060】また、第3の強誘電体メモリの製造方法によると、導電性水素バリア膜によって容量素子を常に覆っているため、容量素子の耐湿元性を向上させることができる。

【0061】本発明に係る第4の強誘電体メモリの製造 方法は、半導体基板上における一の領域にトランジスタ を形成する工程と、半導体基板上における他の領域に導 電層を形成する工程と、トランジスタ及び導電層を含む 半導休基板の上に第1の層間絶縁膜を形成する工程と、 第1の層間絶縁膜に、トランジスタと接続する第1のプ ラグと、導電層と接続する第2のプラグとを形成する工 程と、第1の層間絶縁膜の上に第1のプラグと接続する ように容量下部電極を形成する工程と、容量下部電極の 上に、強誘電体膜よりなる容量絶縁膜を形成する工程。 と、容量絶縁膜の上に容量上部電極を形成する工程と、 容量上部電極の上に、容量上部電極の外側まで延び且つ・ 第2のプラグと電気的に接続するように導電性水素バリ ア膜を形成する工程と、導電性水素バリア膜を含む第1 の層間絶縁膜の上に第2の層間絶縁膜を形成する工程 と、第1の層間絶縁膜及び第2の層間絶縁膜に、導電層 と接続する第3のプラグを形成する工程と、第2の層間 絶縁膜の上に第3のプラグと接続するように配線を形成 する工程とを備えている。

【0062】第4の強誘電体メモリの製造方法による と、トランジスタ及び導電層が形成された半導体基板上 に第1の層間絶縁膜を形成した後、第1の層間絶縁膜 に、トランジスタと接続する第1のプラグと、導電層と 接続する第2のプラグとを形成する。その後、第1の層 間絶縁膜の上に第1のプラグと接続する容量下部電極を 形成した後、容量下部電極の上に、強誘電体膜よりなる 容量絶縁膜、及び容量上部電極を順次形成し、その後、 容量上部電極の上に、容量上部電極の外側まで延び且つ 第2のプラグと電気的に接続する導電性水素バリア膜を 形成する。その後、導電性水素バリア膜を含む第1の層 間絶縁膜の上に第2の層間絶縁膜を形成した後、第1の 層間絶縁膜及び第2の層間絶縁膜に、導電層と第2の層 間絶縁膜上の配線とを接続する第3のプラグを形成す る。このため、容量上部電極の形成前に、具体的には、 トランジスタと容量下部電極とを接続する第1のプラグ の形成と同時に、導電性水素バリア膜と導電層とを接続 する第2のプラグを第1の層間絶縁膜に形成できる。こ れにより、導電性水素バリア膜、第2のプラグ、導電層 及び第3のプラグを介して容量上部電極と配線とを電気 的に接続することができる。すなわち、予め容量素子よ りも下側に形成されている第2のプラグ及び導電層を用 いて、容量上部電極と配線とを電気的に接続することが できる。従って、容量上部電極の形成後に、容量上部電 極と配線とを直接接続するプラグを形成するためのコン タクトホールを形成する必要がないので、容量上部電極 が露出して水素雰囲気又は還元性雰囲気にさらされる事

態を回避できる。その結果、容量上部電極として強い触媒作用を有するPt膜を用いる場合にも、容量絶縁膜を構成する強誘電体膜の特性の劣化を防止して、強誘電体メモリの信頼性を向上させることができる。

【0063】また、第4の強誘電体メモリの製造方法によると、導電性水索バリア膜によって容量素子を常に覆っているため、容量素子の耐湿元性を向上させることができる。

【0064】第4の強誘電休メモリの製造方法において、容量下部電極を形成する工程は、第1の層間絶縁膜の上に第2のプラグと接続するように接続パッドを形成する工程を含み、導電性水素パリア膜を形成する工程は、導電性水素パリア膜を接続パッドと接続するように形成する工程を含むことが好ましい。

【0065】このようにすると、容量下部電極の材料として用いられ且つ酸素バリア性を有する導電性膜を第2のプラグの上面全体を覆うようにパターン化することによって、容量下部電極の形成と同時に接続パッドを形成できる。このため、工程の増加を招くことなく、第2のプラグの酸化を防止でき且つ導電性水素バリア膜と第2のプラグとを接続パッドを介して接続できる。

【0066】容量下部電極を形成する工程が接続パッドを形成する工程を含む場合、容量絶縁膜を形成する工程は、容量絶縁膜を、その端部が接続パッドの上に位置するように形成する工程を含むことが好ましい。

【0067】このようにすると、容量絶縁膜となる絶縁 性膜に対して大きなエッチング選択比を有する導電性膜 を接続パッドの材料として用いると共に、該接続パッド をエッチングストッパーとして前記の絶縁性膜をパター ン化することによって、オーバーエッチングに起因する 段差形成を防止しながら容量絶縁膜を形成できる。

【0068】第4の強誘電体メモリの製造方法において、導電性水素バリア膜を形成する工程は、容量絶縁膜となる絶縁性膜及び容量上部電極となる第1の導電性膜をパターン化するために用いられたマスクパターンを用いて、導電性水素バリア膜となる第2の導電性膜をパターン化した後、導電性水素バリア膜の側面に第2のプラグと電気的に接続するように導電性のサイドウォールを形成する工程を含むことが好ましい。

【0069】このようにすると、製造工程で用いられるマスクパターンの数を低減できると共に、導電性水素バリア膜と第2のプラグとをサイドウォールを介して電気的に接続できる。

【0070】導電性水衆バリア膜を形成する工程がサイドウォールを形成する工程を含む場合、サイドウォールは水素バリア性を有することが好ましい。

【0071】このようにすると、水索バリア膜によって容量素子全体を確実に覆うことができるため、容量素子の耐還元性を向上させることができる。

【0072】また、導電性水素バリア膜を形成する工程

がサイドウォールを形成する工程を含む場合、容量下部電極を形成する工程は、第1の層間絶縁膜の上に第2のプラグと接続するように接続パッドを形成する工程を含み、導電性水素バリア膜を形成する工程は、サイドウォールを接続パッドと接続するように形成する工程を含むことが好ましい。

【0073】このようにすると、容量下部電極の材料として用いられ且つ酸素バリア性を有する導電性膜を第2のプラグの上面全体を覆うようにバターン化することによって、容量下部電極の形成と同時に接続パッドを形成できる。このため、工程の増加を招くことなく、第2のプラグの酸化を防止でき且つサイドウォールと第2のプラグとを接続パッドを介して接続できる。

【0074】導電性水素バリア膜を形成する工程がサイドウォールを形成する工程を含み、且つ容量下部電極を形成する工程が接続パッドを形成する工程を含む場合、容量絶縁膜を形成する工程は、容量絶縁膜を、その端部が接続パッドの上に位置するように形成する工程を含むことが好ましい。

【0075】このようにすると、容量絶縁膜となる絶縁性膜に対して大きなエッチング選択比を有する導電性膜を接続パッドの材料として用いると共に、該接続パッドをエッチングストッパーとして前記の絶縁性膜をパターン化することによって、オーバーエッチングに起因する段差形成を防止しながら容量絶縁膜を形成できる。

【0076】第1、第2又は第4の強誘電体メモリの製造方法において、導電層は、半導体基板の表面部に形成された不純物拡散層、又は前記不純物拡散層の表面部がシリサイド化された層であることが好ましい。

【0077】このようにすると、導電層として、半導体 基板上に形成されたポリシリコン層等を用いる場合と比 べて、導電層を低抵抗化できる。

【0078】第1、第2又は第4の強誘電体メモリの製造方法において、第1の層間絶縁膜は下層膜とその上に形成された上層膜とを有しており、導電層は下層膜と上層膜との間に形成されていることが好ましい。

【0079】このようにすると、導電層として、半導体 基板の表面部に形成された不純物拡散層を用いる場合と 比べて、基板電位を簡単に設定できると共に強誘電体メ モリのセルサイズを小さくできる。また、導電層と接続 する第2又は第3のプラグが埋め込まれるホールのアス ペクト比が小さくなるので、各プラグの形成不良や高抵 抗化を防止できる。

【0080】第1、第2、第3又は第4の強誘電体メモリの製造方法において、容量上部電極の少なくとも一部は、Pt膜又はPtを含む合金膜よりなることが好ましい。

【0081】このようにすると、容量絶縁膜を構成する 強誘電体膜の結晶を、整合性の良いP t 結晶面から十分 に成長させることができる。 【0082】第3又は第4の強誘電体メモリの製造方法において、導電性水栗バリア膜は、Ti膜、Ta膜、TiON膜、TiN膜、TaN膜、TiAlN膜、TiAlN膜、TiAlON膜、又は、Ti、Ta、TiON、TiN、TaN、TiAlN若しくはTiAlONを含む合金膜よりなることが好ましい。

【0083】このようにすると、容量素子の耐還元性を確実に向上させることができると共に、導電性水素バリア膜を介して容量上部電極とプラグ等とを電気的に確実に接続することができる。

[0084]

【発明の実施の形態】(第1の実施形態)以下、本発明の第1の実施形態に係る強誘電体メモリ及びその製造方法について図面を参照しながら説明する。

【0085】図1·(a)、(h)、図2(a)、

(b)、図3(a)~(c)及び図4(a)、(b) は、第1の実施形態に係る強誘電体メモリの製造方法の 各工程を示す断面図である。尚、図1(b)は図1

(a) における I - I 線の断面図であり、図4 (b) は 図4 (a) における IV - IV 線の断面図である。

【0086】まず、図1(a)及び(b)に示すように、半導体基板100の表面に、STI構造を有する素子分離領域101を形成する。その後、半導体基板100における素子分離領域101により囲まれた領域のうち、メモリセルが形成される各領域(以下、メモリセル領域と称する)の上に、第1のゲート絶縁膜102を介して、メモリセルトランジスタを構成する第1のゲート電極103を形成する。その後、第1のゲート電極103の側面に絶縁性の第1のサイドウォール104を形成すると共に、半導体基板100における各メモリセル領域の表面部に、下層となる第1の低濃度不純物拡散層105及び上層となる第1の低濃度不純物拡散層105及び第1の高濃度不純物拡散層106は、メモリセルトランジスタのソース領域又はドレイン領域となる。

【0087】また、図1(a)に示すように、半導体基板100における素子分離領域101により囲まれた領域のうち、メモリセル領域以外の他の領域(以下、非メモリセル領域と称する)の上に、第2のゲート絶縁膜107を介して、制御トランジスタを構成する第2のゲート電極108を形成する。その後、第2のゲート電極108の側面に絶縁性の第2のサイドウォール109を形成すると共に、半導体基板100における非メモリセル領域の表面部に、下層となる第2の低濃度不純物拡散層111を形成する。第2の低濃度不純物拡散層111を形成する。第2の低濃度不純物拡散層111を形成する。第2の低濃度不純物拡散層1110及び第2の高濃度不純物拡散層111は、制御トランジスタのソース領域又はドレイン領域となる。

【0088】尚、第1の実施形態において、メモリセルトランジスタ及び制御トランジスタのそれぞれを構成す

るゲート電極等の各要素を要素毎に同時に形成してもよい。

【0089】次に、図1(a)及び(b)に示すように、メモリセルトランジスタ及び制御トランジスタが形成されている半導体基板100上に第1の層間絶縁膜112に、第1の高濃度不純物拡散層106(ソース領域となる部分)と接続し且つタングステンよりなる第1のプラグ113、及び、第2の高濃度不純物拡散層111(ソース領域となる部分及びドレイン領域となる部分のうちのいずれか一方)と接続し且つタングステンよりなる第2のプラグ114を形成する。

【0090】次に、第1の層間絶縁膜112の上に全面に亘って、酸素バリア性を有する導電性膜(例えばIr膜又はIrO2膜等)を全面に成膜した後、該導電性膜をパターン化することによって、図2(a)に示すように、酸素バリア性を有する導電性膜よりなり且つ第1のプラグ113の上面を覆う容量下部電極115、及び酸素バリア性を有する導電性膜よりなり且つ第2のプラグ114の上面を覆う接続パッド116を形成する。これにより、メモリセルトランジスタと容量下部電極115とが第1のプラグ113を介して接続される。その後、容量下部電極115同士の間の領域又は容量下部電極115と接続パッド116との間の領域に、絶縁膜117を、その上面と容量下部電極115及び接続パッド116のそれぞれの上面とが面一になるように埋め込む。

【0091】次に、絶縁膜117が形成された第1の層間絶縁膜112の上に全面に亘って、PZT(PbZr $_{x}$ Ti_{1-x}O₃ (但し0 $\le x \le 1$)) 系又はSBT(SrBi₂ Ta₂O₉) 系の材料よりなる強誘電体膜を成膜した後、該強誘電体膜をパターン化することによって、図2(b)に示すように、容量下部電極115の上面を覆う容量絶縁膜118を形成する。

【0092】次に、容量絶縁膜118が形成された第1 の層間絶縁膜112の上に全面に亘って、Pt又はPt を含む合金よりなる導電性膜を成膜した後、該導電性膜 をパターン化することによって、図3(a)に示すよう に、容量絶縁膜118の上面を覆い且つ容量絶縁膜11 8の外側まで延びる容量上部電極119を形成する。具 体的には、容量上部電極119は、接続バッド116の 上面の少なくとも一部分を覆う張り出し部119aを有 しており、該張り出し部119aは、容量上部電極11 9となる導電性膜をパターン化するときに形成される。 これにより、容量上部電極119と第2のプラグ114 とが接続パッド116を介して接続されるので、容量上 部電極119と第2の高濃度不純物拡散層111とが第 2のプラグ114を介して電気的に接続される。尚、容: 量下部電極115、容量絶縁膜118及び容量上部電極 119により容量素子が構成されている。

【0093】次に、図3(b)に示すように、容量素子

が形成された第1の層間絶縁膜112の上に第2の層間 絶縁膜120を形成する。その後、第1の層間絶縁膜1 12、絶縁膜117及び第2の層間絶縁膜120に、タ ングステンよりなる第3のプラグ121を、第2の高濃 度不純物拡散層111(ソース領域となる部分及びドレ イン領域となる部分のうち第2のプラグ114が接続さ れていない方)と接続するように形成する。

【0094】次に、図3(c)に示すように、第2の層 間絶縁膜120の上に、アルミニウム等よりなる配線1 22を第3のプラグ121と接続するように形成する。 これにより、配線122と第2の高濃度不純物拡散層1 11とが第3のプラグ121を介して接続される。その 後、図4(a)及び(b)に示すように、配線122を 含む第2の層間絶縁膜120の上に第3の層間絶縁膜1 23を形成した後、第3の層間絶縁膜123に、タング ステンよりなる第4のプラグ124を、配線122と接 続するように形成する。尚、凶4(b)に示すように、 第1の層間絶縁膜112、絶縁膜117及び第2の層間 絶縁膜120には第5のプラグ125が形成されてお り、それによって第1の高濃度不純物拡散層106(ド レイン領域となる部分)と配線122とが接続されてい る。その後、図示は省略しているが、第3の層間絶縁膜 123の上に、さらに上層の層間絶縁膜、配線又は表面 保護膜等を形成することによって、強誘電体メモリを完 成させる。

【0095】以上に説明したように、第1の実施形態に よると、メモリセルトランジスタ、及び第2の高濃度不 純物拡散層111を含む制御トランジスタが形成された 半導体基板100上に第1の層間絶縁膜112を形成し た後、第1の層間絶縁膜112に、メモリセルトランジ スタと接続する第1のプラグ113、及び第2の高濃度 不純物拡散層111と接続する第2のプラグ114を形 成する。その後、第1の層間絶縁膜112の上に第1の プラグ113と接続する容量下部電極115を形成した 後、容量下部電極115の上に、強誘電体膜よりなる容 量絶縁膜118、及び容量絶縁膜118の外側まで延び 且つ第2のプラグ1-14と電気的に接続する容量上部電 極119を順次形成する。その後、容量上部電極119 を含む第1の層間絶縁膜112の上に第2の層間絶縁膜 120を形成した後、第1の層間絶縁膜112及び第2 の層間絶縁膜120に、第2の高濃度不純物拡散層11 1と第2の層間絶縁膜120上の配線122とを接続す る第3のプラグ121を形成する。このため、容量上部 電極119の形成前に、具体的には、メモリセルトラン ジスタと容量下部電極115とを接続する第1のプラグ 113の形成と同時に、容量上部電極119と第2の高 濃度不純物拡散層111とを接続する第2のプラグ11 4を第1の層間絶縁膜112に形成できる。これによ り、第2のプラグ114、第2の高濃度不純物拡散層1 11及び第3のプラグ121を介して容量上部電極11

9と配線122とを電気的に接続することができる。すなわち、予め容量素子よりも下側に形成されている第2のプラグ114及び第2の高温度不純物拡散層111を用いて、容量上部電極119と配線122とを電気的に接続することができる。従って、容量上部電極119の形成後に、容量上部電極119と配線122とを直接接続するプラグを形成するためのコンタクトホールを形成する必要がないので、容量上部電極119が露出して水素雰囲気又は還元性雰囲気にさらされる事態を回避できる。その結果、容量上部電極119として強い触媒作用を有するPt膜を用いる場合にも、容量絶縁膜118を構成する強誘電体膜の特性の劣化を防止して強誘電体メモリの信頼性を向上させることができる。

【0096】また、第1の実施形態によると、酸素バリア性を有する容量下部電極115が第1のプラグ113の上面を覆っていると共に、酸素バリア性を有する接続パッド116が第2のプラグ114の上面を覆っている。このため、容量絶縁膜118を構成する強誘電体膜を酸素雰囲気中で焼結するときに、第1のプラグ113及び第2のプラグ114が酸化されることを防止できる。

【0097】また、第1の実施形態によると、容量下部電極115の材料として用いられ且つ酸素バリア性を有する導電性膜を第2のプラグ114の上面全体を覆うようにパターン化することによって、容量下部電極115の形成と同時に接続パッド116を形成するため、工程の増加を招くことなく第2のプラグ114の酸化を防止できる。また、容量上部電極119を接続パッド116と接続するように形成するため、容量上部電極119と第2のプラグ114とを接続パッド116を介して接続できる。

【0098】また、第1の実施形態によると、容量下部電極115同士の間の領域又は容量下部電極115と接続パッド116との間の領域に、絶縁膜117を、その上面と容量下部電極115及び接続パッド116のそれぞれの上面とが面一になるように埋め込む。このため、容量絶縁膜118等の堆積工程を平坦な下地上で行なえるので、容量素子の信頼性つまり強誘電体メモリの信頼性を向上させることができる。

【0099】また、第1の実施形態によると、第2の高 濃度不純物拡散層111の表面部をシリサイド化してシ リサイド層を形成しておき、該シリサイド層を、第2の プラグ114と第3のプラグ121とを接続する導電層 として用いた場合、次のような効果が得られる。すなわ ち、第2のプラグ114と第3のプラグ121とを接続 する導電層として、半導体基板100上に形成されたポ リシリコン層等を用いる場合と比べて、該導電層を低抵 抗化できる。

【0100】尚、第1の実施形態において、第1のプラグ113、第2のプラグ114、又は第3のプラグ12

1等の材料として、タングステンを用いたが、これに代えて、ポリシリコン等を用いてもよい。

【0101】また、第1の実施形態において、容量下部電極115としては、酸素含有率の少ないTiON膜若しくはTiN膜、又はTiを含む合金膜等を下層膜(密着層として機能する)とし、且つ耐酸化性の強いPt膜若しくはPtを含む合金膜、酸化物が酸素バリア性及び導電性を有するRu膜若しくはIr膜、又はRuOz膜若しくはIrOz膜等を上層膜とする積層膜を用いることが好ましい。

【0102】また、第1の実施形態において、容量下部電極115同士の間に埋め込まれる絶縁膜117としては、 SiO_2 膜、 Si_3N_4 膜、又はSiON膜等を用いることが好ましい。

【0103】また、第1の実施形態において、容量絶縁 膜118を構成する強誘電体膜の材料としては、PZT 系の材料又はSBT系の材料等を用いることが好まし い。

【0104】また、第1の実施形態において、容量上部電極119としては、耐酸化性の強いPt膜岩しくはPtを含む合金膜、酸化物が酸素バリア性及び導電性を有するRu膜若しくはIr膜、又はRuO2膜若しくはIrの2膜等を少なくとも一部分に用いることが好ましい。このようにすると、容量絶縁膜118を構成する強誘電体膜の結晶を十分に成長させることができる。

【0105】また、第1の実施形態において、半導体基 板100上における非メモリセル領域に、第2のゲート 電極108等により構成される制御トランジスタ(容量 上部電極119つまりメモリセルプレートをON/OF Fするドライバーとしての機能を有している)を形成し た。すなわち、第1の実施形態においては、制御トラン ジスタがONになっている場合のみ、容量上部電極11 9と配線122とは、第2のプラグ114、第2の高濃 度不純物拡散層111(つまり制御トランジスタのソー ス領域又はドレイン領域)及び第3のプラグ121を介 して電気的に接続される。それに対して回路構成上、制 御トランジスタを必要としない強誘電体メモリにおいて は、例えば図5に示すように、半導体基板100上にお ける非メモリセル領域に第2の高濃度不純物拡散層11 1のみを形成してもよい。この場合、容量上部電極11 9と配線122とは、第2のプラグ114、第2の高濃 度不純物拡散層111及び第3のプラグ121を介して 常に電気的に接続される。また、この場合、第2の高濃 度不純物拡散層111の表面部をシリサイド化してもよ 11

【0106】また、第1の実施形態において、第2のプラグ114の上面を酸素バリア性を有する接続パッド116により覆ったが、これに代えて、例えば第2のプラグ114が酸素バリア性を有する材料よりなる場合には、接続パッド116を形成しなくてもよい。このよう

にすると、強誘電体メモリの集積度を向上させることができる。また、このとき、容量上部電極119の張り出し部119aは、第2のプラグ114の上面の少なくとも一部分を覆うことが好ましい。

【0107】また、第1の実施形態において、容量下部電極115同士の間の領域又は容量下部電極115と接続パッド116との間の領域に、絶縁膜117を埋め込んだが、これに代えて、絶縁膜117を形成しなくてもよい。

【0108】また、第1の実施形態において、容量上部電極119を形成する前に、容量絶縁膜118の側面にサイドウォールを形成しておくことが好ましい。このようにすると、容量上部電極119となる導電性膜の段差被覆性が向上して、容量上部電極119の張り出し部119aに断線が生じる事態を防止できるので、強誘電体メモリの信頼性を向上させることができる。

【0109】また、第1の実施形態において、第2の層間絶縁膜120の上に第3のプラグ121と接続するように配線122を形成したが、これに代えて、第2の層間絶縁膜120に第3のプラグ121と接続するように配線122を埋め込んでもよい。

【0110】(第1の実施形態の第1変形例)以下、本発明の第1の実施形態の第1変形例に係る強誘電体メモリ及びその製造方法について図面を参照しながら説明する。

【0111】図6(a)~(c)、図7(a)、(b)及び図8(a)、(b)は、第1の実施形態の第1変形例に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【0112】まず、図6(a)に示すように、半導体基板100の表面に、STI構造を有する素子分離領域101を形成する。その後、半導体基板100における素子分離領域101により囲まれた領域のうち各メモリセル領域の表面部に、下層となる第1の低濃度不純物拡散層105及び上層となる第1の高濃度不純物拡散層106を形成する。第1の低濃度不純物拡散層105及び第1の高濃度不純物拡散層106は、メモリセルトランジスタ(ゲート電極等の図示省略)のソース領域又はドレイン領域となる。

【0113】また、図6(a)に示すように、半導体基板100における非メモリセル領域の上に、第2のゲート絶縁膜107を介して、制御トランジスタを構成する第2のゲート電極108を形成する。その後、第2のゲート電極108の側面に絶縁性の第2のサイドウォール109を形成すると共に、半導体基板100における非メモリセル領域の表面部に、下層となる第2の低濃度不純物拡散層111を形成する。第2の低濃度不純物拡散層111を形成する。第2の低濃度不純物拡散層111を形成する。第2の低濃度不純物拡散層11

【0114】尚、第1の実施形態の第1変形例において、メモリセルトランジスタ及び制御トランジスタのそれぞれを構成するゲート電極等の各要素を要素毎に同時に形成してもよい。

【0115】次に、図6(a)に示すように、メモリセルトランジスタ及び制御トランジスタが形成されている半導体基板100上に第1の層間絶縁膜112を形成する。その後、第1の層間絶縁膜112に、第1の高濃度不純物拡散層106(ソース領域となる部分)と接続し且つタングステンよりなる第1のプラグ113、及び、第2の高濃度不純物拡散層111(ソース領域となる部分及びドレイン領域となる部分のうちのいずれか一方)と接続し且つタングステンよりなる第2のプラグ114を形成する。

【0116】次に、第1の層間絶縁膜112の上に全面に亘って、酸素バリア性を有する導電性膜(例えばIr膜又はIrO2 膜等)を全面に成膜した後、該導電性膜をパターン化することによって、図6(b)に示すように、酸素バリア性を有する導電性膜よりなり且つ第1のプラグ113の上面を覆う容量下部電極115、及び酸素バリア性を有する導電性膜よりなり且つ第2のプラグ114の上面を覆う接続パッド116を形成する。これにより、メモリセルトランジスタと容量下部電極115とが第1のプラグ113を介して接続される。その後、容量下部電極115同士の間の領域又は容量下部電極115と接続パッド116との間の領域に、絶縁膜117を、その上面と容量下部電極115及び接続パッド116のそれぞれの上面とが面一になるように埋め込む。

【0117】次に、絶縁膜117が形成された第1の層間絶縁膜112の上に全面に亘って、PZT系又はSBT系の材料よりなる強誘電体膜、及びPt又はPtを含む合金よりなる導電性膜を順次成膜した後、該導電性膜及び強誘電体膜を同一のマスクパターン(図示省略)を用いてパターン化する。これにより、図6(c)に示すように、容量下部電極115の上面を覆う容量絶縁膜118及び容量上部電極119を形成する。このとき、容量絶縁膜118及び容量上部電極119を形成する。一次を量差にでである。このとを、容量絶縁度118及び容量上部電極119を形成する。一次を量率を119を表すが構成されている。

【0118】次に、容量素子が形成された第1の層間絶縁膜112の上に全面に亘って、導電性膜(図示省略)を堆積した後、該導電性膜に対してエッチバックを行なうことによって、図7(a)に示すように、容量上部電極119の側面に導電性の第3のサイドウォール119 bを接続パッド116と接続するように形成する。これにより、容量上部電極119と第2の高濃度不純物拡散層111とが第2のプラグ114を介して電気的に接続される。

【0119】次に、図7(b)に示すように、容量素子が形成された第1の層間絶縁膜112の上に第2の層間絶縁膜120を形成する。その後、第1の層間絶縁膜112、絶縁膜117及び第2の層間絶縁膜120に、タングステンよりなる第3のプラグ121を、第2の高濃度不純物拡散層111(ソース領域となる部分及びドレイン領域となる部分のうち第2のプラグ114が接続されていない方)と接続するように形成する。

【0120】次に、図8(a)に示すように、第2の層間絶縁膜120の上に、アルミニウム等よりなる配線122を第3のプラグ121と接続するように形成する。これにより、配線122と第2の高濃度不純物拡散層112が第3のプラグ121を介して接続される。その後、図8(b)に示すように、配線122を含む第2の層間絶縁膜120の上に第3の層間絶縁膜123を形成した後、第3の層間絶縁膜123に、タングステンよりなる第4のプラグ124を、配線122と接続するように形成する。その後、図示は省略しているが、第3の層間絶縁膜123の上に、さらに上層の層間絶縁膜、配線又は表面保護膜等を形成することによって、強誘電体メモリを完成させる。

【0121】以上に説明したように、第1の実施形態の 第1変形例によると、メモリセルトランジスタ、及び第 2の高濃度不純物拡散層111を含む制御トランジスタ が形成された半導体基板100上に第1の層間絶縁膜1 12を形成した後、第1の層間絶縁膜112に、メモリ セルトランジスタと接続する第1のプラグ113、及び 第2の髙濃度不純物拡散層111と接続する第2のプラ グ114を形成する。その後、第1の層間絶縁膜112 の上に第1のプラグ113と接続する容量下部電極11 5を形成した後、容量絶縁膜118となる強誘電体膜及 び容量上部電極119となる導電性膜を同一のマスクパ ターンを用いてパターン化することにより、容量下部電 極115の上面を覆う容量絶縁膜118、及び容量絶縁 膜118の上面を覆う容量上部電極119を形成する。 その後、容量上部電極119の側面に導電性の第3のサ イドウォール119bを第2のプラグ114と電気的に 接続するように形成する。その後、容量上部電極119 を含む第1の層間絶縁膜112の上に第2の層間絶縁膜 120を形成した後、第1の層間絶縁膜112及び第2 の層間絶縁膜120に、第2の高濃度不純物拡散層11 1と第2の層間絶縁膜120上の配線122とを接続す る第3のプラグ121を形成する。このため、容量上部 電極119の形成前に、具体的には、メモリセルトラン ジスタと容量下部電極115とを接続する第1のプラグ 113の形成と同時に、第3のサイドウォール1196 を介して容量上部電極119と第2の高濃度不純物拡散 層111とを接続する第2のプラグ114を第1の層間 絶縁膜112に形成できる。これにより、第2のプラグ 114、第2の高濃度不純物拡散層111及び第3のプ

ラグ121を介して容量上部電極119と配線122と を電気的に接続することができる。すなわち、予め容量 素子よりも下側に形成されている第2のプラグ114及 び第2の高濃度不純物拡散層111を用いて、容量上部 電極119と配線122とを電気的に接続することがで きる。従って、容量上部電極119の形成後に、容量上 部電極119と配線122とを直接接続するプラグを形 成するためのコンタクトホールを形成する必要がないの で、容量上部電極119が露出して水素雰囲気又は還元 性雰囲気にさらされる事態を回避できる。その結果、容 量上部電極119として強い触媒作用を有するPt膜を 用いる場合にも、容量絶縁膜118を構成する強誘電体 膜の特性の劣化を防止して強誘電体メモリの信頼性を向 上させることができる。

【0122】また、第1の実施形態の第1変形例によると、酸素バリア性を有する容量下部電極115が第1のプラグ113の上面を覆っていると共に、酸素バリア性を有する接続パッド116が第2のプラグ114の上面を覆っている。このため、容量絶縁膜118を構成する強誘電体膜を酸素雰囲気中で焼結するときに、第1のプラグ113及び第2のプラグ114が酸化されることを防止できる。

【0123】また、第1の実施形態の第1変形例によると、容量下部電極115の材料として用いられ且つ酸素バリア性を有する導電性膜を第2のプラグ114の上面全体を覆うようにパターン化することによって、容量下部電極115の形成と同時に接続パッド116を形成するため、工程の増加を招くことなく第2のプラグ114の酸化を防止できる。また、容量上部電極119の側面に導電性の第3のサイドウォール119bを接続パッド116と接続するように形成するため、容量上部電極119と第2のプラグ114とを第3のサイドウォール119b及び接続パッド116を介して接続できる。

【0124】また、第1の実施形態の第1変形例によると、容量絶縁膜118を、その端部が接続パッド116の上に位置するように形成する。このため、容量絶縁膜118となる絶縁性膜に対して大きなエッチング選択比を有する導電性膜を接続パッド116の材料として用いると共に、該接続パッド116をエッチングストッパーとして前記の絶縁性膜をパターン化することによって、オーバーエッチングに起因する段差形成を防止しながら容量絶縁膜118を形成できる。

【0125】また、第1の実施形態の第1変形例によると、容量絶縁膜118となる絶縁性膜をパターン化するために用いられたマスクパターンを用いて、容量上部電極119となる導電性膜をパターン化するため、製造工程で用いられるマスクパターンの数を低減できる。

【0126】また、第1の実施形態の第1変形例によると、容量下部電極115同士の間の領域又は容量下部電極115と接続パッド116との間の領域に、絶縁膜1

17を、その上面と容量下部電極115及び接続パッド 116のそれぞれの上面とが面一になるように埋め込む。このため、容量絶縁膜118等の堆積工程を平坦な 下地上で行なえるので、容量素子の信頼性つまり強誘電 体メモリの信頼性を向上させることができる。

【0127】また、第1の実施形態の第1変形例によると、第2の高濃度不純物拡散層111の表面部をシリサイド化してシリサイド層を形成しておき、該シリサイド層を、第2のプラグ114と第3のプラグ121とを接続する導電層として用いた場合、次のような効果が得られる。すなわち、第2のプラグ114と第3のプラグ121とを接続する導電層として、半導体基板100上に形成されたポリシリコン層等を用いる場合と比べて、該等電層を低抵抗化できる。

【0128】尚、第1の実施形態の第1変形例におい て、第3のサイドウォール119bを構成する導電性膜 としては、容量上部電極119又は容量下部電極115 を構成する導電性膜に対して大きなエッチング選択比を 有する導電性膜、例えばTiN膜又はTaN膜等を用い ることが好ましい。このようにすると、第3のサイドウ オール119bの形成時に容量上部電極119又は容量 下部電極115が受ける損傷を抑制することができる。 【0129】また、第1の実施形態の第1変形例におい て、第1のプラグ113、第2のプラグ114、又は第 3のプラグ121等の材料として、タングステンを用い たが、これに代えて、ボリシリコン等を用いてもよい。 【0130】また、第1の実施形態の第1変形例におい て、容量下部電極115としては、酸素含有率の少ない TION膜若しくはTIN膜、又はTIを含む合金膜等 を下層膜(密着層として機能する)とし、且つ耐酸化性 の強いPt膜若しくはPtを含む合金膜、酸化物が酸素 バリア性及び導電性を有するRu膜若しくはIr膜、又 はRuO。膜若しくはIrO。膜等を上層膜とする積層 膜を用いることが好ましい。

【0131】また、第1の実施形態の第1変形例において、容量下部電極115同士の間に埋め込まれる絶縁膜117としては、 SiO_2 膜、 Si_3N_4 膜、又はSiON膜等を用いることが好ましい。

【0132】また、第1の実施形態の第1変形例において、容量絶縁膜118を構成する強誘電体膜の材料としては、PZT系の材料又はSBT系の材料等を用いることが好ましい。

【0133】また、第1の実施形態の第1変形例において、容量上部電極119としては、耐酸化性の強いPも膜若しくはPもを含む合金膜、酸化物が酸素バリア性及び導電性を有するRu膜若しくはIr膜、又はRuO2膜若しくはIrO2膜等を少なくとも一部分に用いることが好ましい。このようにすると、容量絶縁膜118を構成する強誘電体膜の結晶を十分に成長させることができる。

【0134】また、第1の実施形態の第1変形例において、半導体基板100上における非メモリセル領域に、第2のゲート電極108等により構成される制御トランジスタを形成したが、回路構成上、制御トランジスタを必要としない強誘電体メモリにおいては、半導体基板100上における非メモリセル領域に第2の高温度不純物拡散層111のみを形成してもよい。この場合、第2の高温度不純物拡散層111の表面部をシリサイド化してもよい。

【0135】また、第1の実施形態の第1変形例において、第2のプラグ114の上面を酸素バリア性を有する接続パッド116により覆ったが、これに代えて、例えば第2のプラグ114が酸素バリア性を有する材料よりなる場合には、接続パッド116を形成しなくてもよい。このようにすると、強誘電体メモリの集積度を向上させることができる。また、このとき、第3のサイドウォール119bは、第2のプラグ114の上面の少なくとも一部分を覆うことが好ましい。

【0136】また、第1の実施形態の第1変形例において、容量下部電極115同士の間の領域又は容量下部電極115と接続パッド116との間の領域に、絶縁膜117を埋め込んだが、これに代えて、絶縁膜117を形成しなくてもよい。

【0137】また、第1の実施形態の第1変形例において、第2の層間絶縁膜120の上に第3のプラグ121と接続するように配線122を形成したが、これに代えて、第2の層間絶縁膜120に第3のプラグ121と接続するように配線122を埋め込んでもよい。

【0138】(第1の実施形態の第2変形例)以下、本発明の第1の実施形態の第2変形例に係る強誘電体メモリ及びその製造方法について図面を参照しながら説明する。

【0139】図9(a)~(c)、図10(a)~(c)及び図11(a)~(c)及び図11(a)~(c)は、第1の実施形態の第2変形例に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【0140】まず、図9(a)に示すように、半導体基板100の表面に、STI構造を有する案子分離領域101を形成する。その後、半導体基板100における案子分離領域101により囲まれた領域のうち各メモリセル領域の表面部に、下層となる第1の低濃度不純物拡散層105及び上層となる第1の高濃度不純物拡散層105及び第1の高濃度不純物拡散層106は、メモリセルトランジスタ(ゲート電極等の図示省略)のソース領域又はドレイン領域となる。このとき、半導体基板100における非メモリセル領域の表面部に第1の低濃度不純物拡散層105又は第1の高濃度不純物拡散層106が形成されていてもよい。その後、メモリセルトランジスタが形成されている半導体基板100上に第1の層間絶縁膜11

2の下層膜112aを形成する。

【0141】次に、図9(b)に示すように、下層膜112aが形成された半導体基板100における非メモリセル領域の上に、例えばポリシリコンよりなる導電層130を形成した後、導電層130の上及び下層膜112aの上に、第1の層間絶縁膜112の上層膜112bを形成する。

【0142】次に、図9(c)に示すように、第1の層間絶縁膜112の上層膜112b及び下層膜112aに、第1の高濃度不純物拡散層106(ソース領域となる部分)と接続し且つタングステンよりなる第1のプラグ113を形成すると共に、第1の層間絶縁膜112の上層膜112bに、導電層130と接続し且つタングステンよりなる第2のプラグ114を形成する。

【0143】次に、第1の層間絶縁膜112の上に全面に亘って、酸素バリア性を有する導電性膜(例えばIr 膜又はIrO2 膜等)を全面に成膜した後、該導電性膜をパターン化することによって、図10(a)に示すように、酸素バリア性を有する導電性膜よりなり且つ第1のプラグ113の上面を覆う容量下部電極115、及び酸素バリア性を有する導電性膜よりなり且つ第2のプラグ114の上面を覆う接続パッド116を形成する。これにより、メモリセルトランジスタと容量下部電極115とが第1のプラグ113を介して接続される。その後、容量下部電極115同士の間の領域又は容量下部電極115と接続パッド116との間の領域に、絶縁膜117を、その上面と容量下部電極115及び接続パッド116のそれぞれの上面とが面一になるように埋め込***

【0144】次に、絶縁膜117が形成された第1の層間絶縁膜112の上に全面に亘って、PZT系又はSBT系の材料よりなる強誘電体膜を成膜した後、該強誘電体膜をパターン化することによって、図10(b)に示すように、容量下部電極115の上面を覆う容量絶縁膜118を形成する。

【0145】次に、容量絶縁膜118が形成された第1の層間絶縁膜112の上に全面に亘って、Pt又はPtを含む合金よりなる導電性膜を成膜した後、該導電性膜をパターン化することによって、図10(c)に示すように、容量絶縁膜118の上面を覆い且つ容量絶縁膜118の外側まで延びる容量上部電極119を形成する。具体的には、容量上部電極119は、接続パッド116の上面の少なくとも一部分を覆う張り出し部119aを有しており、該張り出し部119aは、容量上部電極119となる導電性膜をパターン化するときに形成される。これにより、容量上部電極119と第2のプラグ114とが接続パッド116を介して接続されるので、容量上部電極119と導電層130とが第2のプラグ114を介して電気的に接続される。尚、容量下部電極119により、容量絶縁膜118及び容量上部電極119により

容量素子が構成されている。

【0146】次に、図11(a)に示すように、容量素 子が形成された第1の層間絶縁膜112の上に第2の層 間絶縁膜120を形成する。その後、第1の層間絶縁膜 112の上層膜112b、絶縁膜117、及び第2の層 間絶縁膜120に、タングステンよりなる第3のプラグ 121を導電層130と接続するように形成する。 【0147】次に、図11(b)に示すように、第2の 層間絶縁膜120の上に、アルミニウム等よりなる配線 122を第3のプラグ121と接続するように形成す る。これにより、配線122と導電層130とが第3の プラグ121を介して接続される。その後、図11 (c) に示すように、配線122を含む第2の層間絶縁 膜120の上に第3の層間絶縁膜123を形成した後、 第3の層間絶縁膜123に、タングステンよりなる第4 のプラグ124を、配線122と接続するように形成す る。その後、凶示は省略しているが、第3の層間絶縁膜 123の上に、さらに上層の層間絶録膜、配線又は表面 保護膜等を形成することによって、強誘電体メモリを完・ 成させる。

【0148】以上に説明したように、第1の実施形態の 第2変形例によると、メモリセルトランジスタが形成さ れた半導体基板100上に第1の層間絶縁膜112の下 層膜112aを形成した後、非メモリセル領域の下層膜 112aの上に導電層130を形成し、その後、第1の 層間絶縁膜112の上層膜112bを形成する。その 後、第1の層間絶縁膜112に、メモリセルトランジス タと接続する第1のプラグ113、及び導電層130と 接続する第2のプラグ114を形成する。その後、第1 の層間絶縁膜112の上に第1のプラグ113と接続す る容量下部電極115を形成した後、容量下部電極11 5の上に、強誘電体膜よりなる容量絶縁膜118、及び 容量絶縁膜118の外側まで延び且つ第2のプラグ11 4と電気的に接続する容量上部電極119を順次形成す る。その後、容量上部電極119を含む第1の層間絶縁 膜112の上に第2の層間絶縁膜120を形成した後、 第1の層間絶縁膜112及び第2の層間絶縁膜120 に、導電層130と第2の層間絶縁膜120上の配線1 22とを接続する第3のプラグ121を形成する。この ため、容量上部電極119の形成前に、具体的には、メ モリセルトランジスタと容量下部電極115とを接続す る第1のプラグ113の形成と同時に、容量上部電極1 19と導電層130とを接続する第2のプラグ114を 第1の層間絶縁膜112に形成できる。これにより、第 2のプラグ114、導電層130及び第3のプラグ12 1を介して容量上部電極119と配線122とを電気的 に接続することができる。すなわち、予め容量案子より も下側に形成されている第2のプラグ114及び導電層 130を用いて、容量上部電極119と配線122とを 電気的に接続することができる。従って、容量上部電極

119の形成後に、容量上部電極119と配線122と を直接接続するプラグを形成するためのコンタクトホールを形成する必要がないので、容量上部電極119が露 出して水素雰囲気又は還元性雰囲気にさらされる事態を 回避できる。その結果、容量上部電極119として強い 触媒作用を有するPt膜を用いる場合にも、容量絶縁膜 118を構成する強誘電体膜の特性の劣化を防止して強 誘電体メモリの信頼性を向上させることができる。

【0149】また、第1の実施形態の第2変形例によると、酸素パリア性を有する容量下部電極115が第1のプラグ113の上面を覆っていると共に、酸素パリア性を有する接続パッド116が第2のプラグ114の上面を覆っている。このため、容量絶縁膜118を構成する強誘電体膜を酸累雰囲気中で焼結するときに、第1のプラグ113及び第2のプラグ114が酸化されることを防止できる。

【0150】また、第1の実施形態の第2変形例によると、容量下部電極115の材料として用いられ日つ酸素バリア性を有する導電性膜を第2のプラグ114の上面全体を覆うようにパターン化することによって、容量下部電極115の形成と同時に接続パッド116を形成するため、工程の増加を招くことなく第2のプラグ114の酸化を防止できる。また、容量上部電極119を接続パッド116と接続するように形成するため、容量上部電極119と第2のプラグ114とを接続パッド116を介して接続できる。

【0151】また、第1の実施形態の第2変形例によると、容量下部電極115同士の間の領域又は容量下部電極115と接続パッド116との間の領域に、絶縁膜117を、その上面と容量下部電極115及び接続パッド116のそれぞれの上面とが面一になるように埋め込む。このため、容量絶縁膜118等の堆積工程を平坦な下地上で行なえるので、容量素子の信頼性つまり強誘電体メモリの信頼性を向上させることができる。

【0152】また、第1の実施形態の第2変形例によると、第2のプラグ114と第3のプラグ121とを接続する導電層130が、第1の層間絶縁膜112の下層膜112aと上層膜112bとの間に形成されている。このため、第2のプラグ114と第3のプラグ121とを接続する導電層として、半導体基板100の表面部に形成された不純物拡散層を用いる場合と比べて、基板電位を簡単に設定できると共に強誘電体メモリのセルサイズを小さくできる。また、導電層130と接続する第2のプラグ114又は第3のプラグ121が埋め込まれるホールのアスペクト比が小さくなるので、各プラグの形成不良や高抵抗化を防止できる。

【0153】尚、第1の実施形態の第2変形例において、導電層130の材料は特に限定されるものではないが、導電層130が本変形例のように容量上部電極119の引き出し配線に使用されることを考慮して、導電層

130の材料として低抵抗材料、例えばポリシリコン若 しくはそれをシリサイド化したもの又はタングステン等 を用いることが好ましい。

【0154】また、第1の実施形態の第2変形例において、導電層130として、強誘電体キャパシタ(容量下部電極115、容量絶縁膜118及び容量上部電極119により構成される容量素子)よりも下側の配線層、例えばビット線に使用される配線層を利用してもよい。或いは、導電層130として、例えば図12に示すように、半導体基板100上に層間絶縁膜を介さずに形成された配線層、例えばメモリセルトランジスタ又は制御トランジスタのゲート電極と同時に形成された配線層を用いてもよい。このとき、該配線層は、素子分離領域101の上に形成されていてもよいし、半導体基板100における素子分離領域101が形成されていない領域の上に形成されていてもよい。

【0155】また、第1の実施形態の第2変形例において、第1のプラグ113、第2のプラグ114、又は第3のプラグ121等の材料として、タングステンを用いたが、これに代えて、ボリシリコン等を用いてもよい。【0156】また、第1の実施形態の第2変形例において、容量下部電極115としては、酸素含有率の少ないTiON膜若しくはTiN膜、又はTiを含む合金膜等を下層膜(密着層として機能する)とし、且つ耐酸化性の強いPt膜若しくはPtを含む合金膜、酸化物が酸素バリア性及び導電性を有するRu膜若しくはIr膜、又はRuO2膜若しくはIrO2膜等を上層膜とする積層膜を用いることが好ましい。

【0157】また、第1の実施形態の第2変形例において、容量下部電極115同士の間に埋め込まれる絶縁膜117としては、 SiO_2 膜、 Si_3N_4 膜、又はSiON膜等を用いることが好ましい。

【0158】また、第1の実施形態の第2変形例において、容量絶縁膜118を構成する強誘電体膜の材料としては、PZT系の材料又はSDT系の材料等を用いることが好ましい。

【0159】また、第1の実施形態の第2変形例において、容量上部電極119としては、耐酸化性の強いPt 膜若しくはPtを含む合金膜、酸化物が酸素バリア性及び導電性を有するRu膜若しくはIr膜、又はRuO2 膜若しくはIrO2 膜等を少なくとも一部分に用いることが好ましい。このようにすると、容量絶縁膜118を構成する強誘電体膜の結晶を十分に成長させることができる。

【0160】また、第1の実施形態の第2変形例において、第2のプラグ114の上面を酸素バリア性を有する接続パッド116により覆ったが、これに代えて、例えば第2のプラグ114が酸素バリア性を有する材料よりなる場合には、接続パッド116を形成しなくてもよい。このようにすると、強誘電体メモリの集積度を向上

させることができる。また、このとき、容量上部電極1 19の張り出し部119aは、第2のプラグ114の上 面の少なくとも一部分を覆うことが好ましい。

【0161】また、第1の実施形態の第2変形例において、容量下部電極115同士の間の領域又は容量下部電極115と接続パッド116との間の領域に、絶縁膜117を埋め込んだが、これに代えて、絶縁膜117を形成しなくてもよい。

【0162】また、第1の実施形態の第2変形例において、容量上部電極119を形成する前に、容量絶縁膜118の側面にサイドウォールを形成しておくことが好ましい。このようにすると、容量上部電極119となる導電性膜の段差被覆性が向上して、容量上部電極119の張り出し部119aに断線が生じる事態を防止できるので、強誘電体メモリの信頼性を向上させることができる。

【0163】また、第1の実施形態の第2変形例において、第2の層間絶縁膜120の上に第3のプラグ121と接続するように配線122を形成したが、これに代えて、第2の層間絶縁膜120に第3のプラグ121と接続するように配線122を埋め込んでもよい。

【0164】(第2の実施形態)以下、本発明の第2の 実施形態に係る強誘電体メモリ及びその製造方法につい て図面を参照しながら説明する。

【0165】図13(a)、(b)、図14(a)、

(b)、図15(a)~(c)及び図16(a)、

(b)は、第2の実施形態に係る強誘電体メモリの製造方法の各工程を示す断面図である。尚、図13(b)は図13(a)におけるXIII-XIII線の断面図であり、図16(b)は図16(a)におけるXVI-XVI線の断面図である。

【0166】まず、図13(a)及び(b)に示すように、半導体基板200の表面に、STI構造を有する素子分離領域201を形成する。その後、半導体基板200における累了分離領域201により囲まれた領域のうち各メモリセル領域の上に、第1のゲート絶縁膜202を介して、メモリセルトランジスタを構成する第1のゲート電極203を形成する。その後、第1のゲート電極203を形成する。その後、第1のゲート電極203の側面に絶縁性の第1のサイドウォール204を形成すると共に、半導体基板200における各メモリセル領域の表面部に、下層となる第1の低濃度不純物拡散層206を形成する。第1の低濃度不純物拡散層206を形成する。第1の低濃度不純物拡散層206は、メモリセルトランジスタのソース領域又はドレイン領域となる。

【0167】また、図13(a)に示すように、半導体 基板200における非メモリセル領域の上に、第2のゲート絶縁膜207を介して、制御トランジスタを構成する第2のゲート電極208を形成する。その後、第2のゲート電極208の側面に絶縁性の第2のサイドウォー ル209を形成すると共に、半導体基板200における 非メモリセル領域の表面部に、下層となる第2の低濃度 不純物拡散層210及び上層となる第2の高濃度不純物 拡散層211を形成する。第2の低濃度不純物拡散層2 10及び第2の高濃度不純物拡散層211は、制御トラ ンジスタのソース領域又はドレイン領域となる。

【0168】尚、第2の実施形態において、メモリセルトランジスタ及び制御トランジスタのそれぞれを構成するゲート電極等の各要素を要素毎に同時に形成してもよい。

【0169】次に、図13(a)及び(b)に示すように、メモリセルトランジスタ及び制御トランジスタが形成されている半導体基板200上に第1の層間絶縁膜212に、第1の高温度不純物拡散層206(ソース領域となる部分)と接続し且つタングステンよりなる第1のプラグ213、及び、第2の高温度不純物拡散層211(ソース領域となる部分及びドレイン領域となる部分のうちのいずれか一方)と接続し且つタングステンよりなる第2のプラグ214を形成する。

【0170】次に、第1の層間絶縁膜212の上に全面に亘って、酸素バリア性を有する導電性膜(例えばIr 膜又はIrO2 膜等)を全面に成膜した後、該導電性膜をパターン化することによって、図14(a)に示すように、酸素バリア性を有する導電性膜よりなり且つ第1のプラグ213の上面を覆う容量下部電極215、及び酸素バリア性を有する導電性膜よりなり且つ第2のプラグ214の上面を覆う接続パッド216を形成する。これにより、メモリセルトランジスタと容量下部電極215とが第1のプラグ213を介して接続される。その後、容量下部電極215同士の間の領域又は容量下部電極215と接続パッド216との間の領域に、絶縁膜217を、その上面と容量下部電極215及び接続パッド216のそれぞれの上面とが面一になるように埋め込む。

【0171】次に、絶縁膜217が形成された第1の層間絶縁膜212の上に全面に亘って、PZT系又はSBT系の材料よりなる強誘電体膜を成膜した後、該強誘電体膜をパターン化することによって、図14(b)に示すように、容量下部電極215の上面を覆う容量絶縁膜218を形成する。このとき、容量絶縁膜218を接続パッド216つまり第2のプラグ214の上側まで延びるように形成しておくと共に、容量絶縁膜218となる強誘電体膜における接続パッド216の上側に形成されている部分に開口部218aを形成しておく。

【0172】次に、開口部218aを有する容量絶縁膜218が形成された第1の層間絶縁膜212の上に全面に亘って、Pt又はPtを含む合金よりなる導電性膜を成膜した後、該導電性膜をパターン化することによって、図15(a)に示すように、容量絶縁膜218の上

面を覆い且つ開口部218aを介して接続パッド216と接続する容量上部電極219を形成する。具体的には、容量上部電極219は、接続パッド216の上面の少なくとも一部分を覆う接続部219cを開口部218a内に有しており、これによって容量上部電極219と第2のアラグ214とが接続パッド216を介して電気的に接続される結果、容量上部電極219と第2の高濃度不純物拡散層211とが第2のプラグ214を介して電気的に接続される。尚、容量下部電極215、容量絶縁膜218及び容量上部電極219により容量素子が構成されている。

【0173】次に、図15(b)に示すように、容量素子が形成された第1の層間絶縁膜212の上に第2の層間絶縁膜220を形成する。その後、第1の層間絶縁膜212、絶縁膜217及び第2の層間絶縁膜220に、タングステンよりなる第3のプラグ221を、第2の高濃度不純物拡散層211(ソース領域となる部分及びドレイン領域となる部分のうち第2のプラグ214が接続されていない方)と接続するように形成する。

【0174】次に、図15(c)に示すように、第2の 層間絶縁膜220の上に、アルミニウム等よりなる配線 222を第3のプラグ221と接続するように形成す る。これにより、配線222と第2の高濃度不純物拡散 層211とが第3のプラグ221を介して接続される。 その後、図16(a)及び(b)に示すように、配線2 22を含む第2の層間絶縁膜220の上に第3の層間絶 縁膜223を形成した後、第3の層間絶縁膜223に、 タングステンよりなる第4のプラグ224を、配線22 2と接続するように形成する。尚、図16(b)に示す ように、第1の層間絶縁膜212、絶縁膜217及び第 2の層間絶縁膜220には第5のプラグ225が形成さ れており、それによって第1の高濃度不純物拡散層20 6 (ドレイン領域となる部分)と配線222とが接続さ れている。その後、図示は省略しているが、第3の層間 絶縁膜223の上に、さらに上層の層間絶縁膜、配線又 は表面保護膜等を形成することによって、強誘電体メモ リを完成させる。

【0175】以上に説明したように、第2の実施形態によると、メモリセルトランジスタ、及び第2の高濃度不純物拡散層211を含む制御トランジスタが形成された 半導体基板200上に第1の層間絶縁膜212を形成した後、第1の層間絶縁膜212に、メモリセルトランジスタと接続する第1のプラグ213、及び第2の高濃度不純物拡散層211と接続する第2のプラグ214を形成する。その後、第1の層間絶縁膜212の上に第1のプラグ213と接続する容量下部電極215を形成した後、容量下部電極215の上に、第2のプラグ214の上側まで延び且つ強誘電体膜よりなる容量絶縁膜218を形成する。その後、容量絶縁膜218における第2のプラグ214の上側に形成されている部分に開口部21

8 aを形成した後、該開口部218aを介して第2のプ ラグ214と電気的に接続するように容量上部電極21 9を形成する。その後、容量上部電極219を含む第1 の層間絶縁膜212の上に第2の層間絶縁膜220を形 成した後、第1の層間絶縁膜212及び第2の層間絶縁 膜220に、第2の高濃度不純物拡散層211と第2の 層間絶縁膜220上の配線222とを接続する第3のプ ラグ221を形成する。このため、容量上部電極219 の形成前に、具体的には、メモリセルトランジスタと容 **量下部電極215とを接続する第1のプラグ213の形** 成と同時に、容量上部電極219と第2の高濃度不純物 拡散層211とを接続する第2のプラグ214を第1の 層間絶縁膜212に形成できる。これにより、第2のプ ラグ214、第2の高濃度不純物拡散層211及び第3 のプラグ221を介して容量上部電極219と配線22 2とを電気的に接続することができる。すなわち、予め 容量素子よりも下側に形成されている第2のプラグ21 4及び第2の高濃度不純物拡散層211を用いて、容量 上部電極219と配線222とを電気的に接続すること ができる。従って、容量上部電極219の形成後に、容 **量上部電極219と配線222とを直接接続するプラグ** を形成するためのコンタクトホールを形成する必要がな いので、容量上部電極219が露出して水素雰囲気又は 還元性雰囲気にさらされる事態を回避できる。その結 果、容量上部電極219として強い触媒作用を有するP t膜を用いる場合にも、容量絶縁膜218を構成する強 誘電体膜の特性の劣化を防止して強誘電体メモリの信頼 性を向上させることができる。

【0176】また、第2の実施形態によると、酸素バリア性を有する容量下部電極215が第1のプラグ213の上面を覆っていると共に、酸素バリア性を有する接続パッド216が第2のプラグ214の上面を覆っている。このため、容量絶縁膜218を構成する強誘電体膜を酸素雰囲気中で焼結するときに、第1のプラグ213及び第2のプラグ214が酸化されることを防止できる。

【0177】また、第2の実施形態によると、容量下部電極215の材料として用いられ且つ酸素バリア性を有する導電性膜を第2のプラグ214の上面全体を覆うようにパターン化することによって、容量下部電極215の形成と同時に接続パッド216を形成するため、工程の増加を招くことなく第2のプラグ214の酸化を防止できる。また、容量上部電極219を接続パッド216と接続するように形成するため、容量上部電極219と第2のプラグ214とを接続パッド216を介して接続できる。

【0178】また、第2の実施形態によると、容量下部電極215同士の間の領域又は容量下部電極215と接続パッド216との間の領域に、絶縁膜217を、その上面と容量下部電極215及び接続パッド216のそれ

ぞれの上面とが面一になるように埋め込む。このため、 容量絶縁膜218等の堆積工程を平坦な下地上で行なえ るので、容量素子の信頼性つまり強誘電体メモリの信頼 性を向上させることができる。

【0180】さらに、第2の実施形態によると、以下に説明するような効果が得られる。

【0181】図17(a)は、第1の比較例としての第1の実施形態に係る強誘電体メモリにおける、第2のプラグ114、接続パッド116、容量絶縁膜118及び容量上部電極119の積層部分の断面図と該断面図と対応する平面図を示している。

【0182】図17(b)は、第2の実施形態に係る強誘電体メモリにおける、第2のプラグ214、接続パッド216、容量絶縁膜218及び容量上部電極219の積層部分の断面図と該断面図と対応する平面図を示している。

【0183】第1の比較例においては、図17(a)に示すように、容量上部電極119の段差が容量絶縁膜118の1端辺に沿って1方向に形成されている(領域R1参照)。また、容量絶縁膜118となる絶縁性膜と容量上部電極119となる導電性膜とが別々にパターン化されるため、容量絶縁膜形成用のマスクパターンと容量上部電極形成用のマスクパターンとの間でマスク合わせマージンD1を考慮する必要がある。

【0184】一方、第2の実施形態においては、図17(b)に示すように、容量絶縁膜218に設けた開口部218aを介して容量上部電極219と接続パッド216つまり第2のプラグ214とを接続するため、容量上部電極219の段差は開口部218aの周縁部に沿って形成される(領域R2参照)。具体的には、開口部218aの形状を例えば方形にすると、容量上部電極219の段差は開口部218aの周縁部となる4辺に沿って4方向に形成される。このため、容量上部電極形成材料の段差部における被覆率に方向依存性があっても、第1の比較例(容量上部電極119の段差が容量絶縁膜118の1端辺に沿って1方向に形成されている)と比べて、容量上部電極219と第2のプラグ214との間の電流バスが確実に確保される。

【0185】尚、第2の実施形態において、図14 (b)及び図15(a)に示す工程で、容量絶縁膜2

(b)及び図15(a)に示す工程で、容量絶縁膜21 8となる絶縁性膜をパターン化する前に、該絶縁性膜に 開口部 2 1 8 a を設けた後、該絶縁性膜と容量上部電極 2 1 9 となる導電性膜とを同時にパターン化することが 好ましい。このようにすると、容量絶縁膜形成用のマスクパターンと容量上部電極形成用のマスクパターンとの 間でマスク合わせマージンを考慮する必要がなくなる。 その結果、強誘電体メモリのセルサイズを小さくでき、 それによってメモリセルアレイ全体の占有面積を縮小することができる。

【0186】また、第2の実施形態において、第1のプラグ213、第2のプラグ214、又は第3のプラグ221等の材料として、タングステンを用いたが、これに代えて、ポリシリコン等を用いてもよい。

【0187】また、第2の実施形態において、容量下部電極215としては、酸緊含有率の少ないTiON膜若しくはTiN膜、又はTiを含む合金膜等を下層膜(密着層として機能する)とし、且つ耐酸化性の強いPt膜若しくはPtを含む合金膜、酸化物が酸素バリア性及び導電性を有するRu膜若しくはIr膜、又はRuO2膜若しくはIrO2膜等を上層膜とする積層膜を用いることが好ましい。

【0188】また、第2の実施形態において、容量下部電極215同士の間に埋め込まれる絶縁膜217としては、 SiO_2 膜、 Si_3N_4 膜、又はSiON膜等を用いることが好ましい。

【0189】また、第2の実施形態において、容量絶縁 膜218を構成する強誘電体膜の材料としては、PZT 系の材料又はSBT系の材料等を用いることが好まし い。

【0190】また、第2の実施形態において、容量上部電極219としては、耐酸化性の強いPt膜若しくはPtを含む合金膜、酸化物が酸素バリア性及び導電性を有するRu膜若しくはIr膜、又はRuO2膜若しくはIrO2膜等を少なくとも一部分に用いることが好ましい。このようにすると、容量絶縁膜218を構成する強誘電体膜の結晶を十分に成長させることができる。

【0191】また、第2の実施形態において、半導体基板200上における非メモリセル領域に、第2のゲート電極208等により構成される制御トランジスタ(容量上部電極219つまりメモリセルプレートをON/OFFするドライバーとしての機能を有している)を形成した。すなわち、第2の実施形態においては、制御トランジスタがONになっている場合のみ、容量上部電極219と配線222とは、第2のプラグ214、第2の高濃度不純物拡散層211(つまり制御トランジスタのソース領域又はドレイン領域)及び第3のプラグ221を介して電気的に接続される。それに対して、回路構成上、制御トランジスタを必要としない強誘電休メモリにおいては、例えば図18に示すように、半導体基板200上における非メモリセル領域に第2の高濃度不純物拡散層211のみを形成してもよい。この場合、容量上部電極

219と配線222とは、第2のプラグ214、第2の 高濃度不純物拡散層211及び第3のプラグ221を介 して常に電気的に接続される。また、この場合、第2の 高濃度不純物拡散層211の表面部をシリサイド化して もよい。

【0192】また、第2の実施形態において、第2のプ ラグ214と第3のプラグ221とを接続する導電層と して第2の高濃度不純物拡散層211を用いたが、これ に代えて、例えば図19に示すように、第1の層間絶縁 膜212の下層膜212aと上層膜212bとの間に形 成された導電層230を用いてもよい。図19に示す構 造の形成方法(詳しくは第1の実施形態の第2変形例を 参照)のうち、本実施形態の方法と大きく異なる点は次 の通りである。すなわち、メモリセルトランジスタが形 成された半導体基板200上に第1の層間絶縁膜212 の下層膜212aを形成した後、非メモリセル領域の下 層膜212aの上に導電層230を形成し、その後、第 1の層間絶縁膜212の上層膜212bを形成する。そ の後、第1の層間絶縁膜212に、メモリセルトランジ スタと接続する第1のプラグ213、及び導電層230 と接続する第2のプラグ214を形成する。ここで、導 電層230の材料は特に限定されるものではないが、導 電層230が容量上部電極219の引き出し配線に使用 されることを考慮して、導電層230の材料として低抵 抗材料、例えばポリシリコン若しくはそれをシリサイド 化したもの又はタングステン等を用いることが好まし い。また、導電層230として、強誘電体キャパシタ

(容量下部電極215、容量絶縁膜218及び容量上部電極219により構成される容量素子)よりも下側の配線層、例えばビット線に使用される配線層を利用してもよい。或いは、導電層230として、例えば図20に示すように、半導体基板200上に層間絶縁膜を介さずに形成された配線層、例えばメモリセルトランジスタ又は制御トランジスタのゲート電極と同時に形成された配線層を用いてもよい。このとき、該配線層は、素了分離領域201の上に形成されていてもよいし、半導体基板200における素子分離領域201が形成されていない領域の上に形成されていてもよい。

【0193】また、第2の実施形態において、第2のプラグ214の上面を酸素バリア性を有する接続パッド216により覆ったが、これに代えて、例えば第2のプラグ214が酸素バリア性を有する材料よりなる場合には、接続パッド216を形成しなくてもよい。このようにすると、強誘電体メモリの集積度を向上させることができる。また、このとき、容量上部電極219の接続部219cは、第2のプラグ214の上面の少なくとも一部分を覆うことが好ましい。

【0194】また、第2の実施形態において、容量下部電極215同士の間の領域又は容量下部電極215と接続パッド216との間の領域に、絶縁膜217を埋め込

んだが、これに代えて、絶縁膜217を形成しなくても よい。

【0195】また、第2の実施形態において、容量上部電極219を形成する前に、開口部218aの壁面にサイドウォールを形成しておくことが好ましい。このようにすると、容量上部電極219となる導電性膜の段差被覆性が向上して、容量上部電極219の接続部219cに断線が生じる事態を防止できるので、強誘電体メモリの信頼性を向上させることができる。

【0196】また、第2の実施形態において、第2の層間絶縁膜220の上に第3のプラグ221と接続するように配線222を形成したが、これに代えて、第2の層間絶縁膜220に第3のプラグ221と接続するように配線222を埋め込んでもよい。

【0197】(第3の実施形態)以下、本発明の第3の 実施形態に係る強誘電体メモリ及びその製造方法につい て図面を参照しながら説明する。

【0198】図21(a)、(b)、図22(a)、

(b)、図23(a)~(c)及び図24(a)、

(b)は、第3の実施形態に係る強誘電体メモリの製造方法の各工程を示す断面図である。尚、図21(b)は図21(a)におけるXXI-XXI線の断面図であり、図24(b)は図24(a)におけるXXIV-XXIV線の断面図である。

【0199】まず、図21(a)及び(b)に示すよう に、半導体基板300の表面に、STI構造を有する素 子分離領域301を形成する。その後、半導体基板30 0における素子分離領域301により囲まれた領域のう ち各メモリセル領域の上に、ゲート絶縁膜302を介し て、メモリセルトランジスタを構成するゲート電極30 3を形成する。その後、ゲート電極303の側面に絶縁 性のサイドウォール304を形成すると共に、半導体基 板300における各メモリセル領域の表面部に、下層と なる低濃度不純物拡散層305及び上層となる高濃度不 純物拡散層306を形成する。低濃度不純物拡散層30 5及び高濃度不純物拡散層306は、メモリセルトラン ジスタのソース領域又はドレイン領域となる。その後、 メモリセルトランジスタが形成されている半導体基板3 00上に第1の層間絶縁膜307を形成した後、第1の 層間絶縁膜307に、高濃度不純物拡散層306(ソー ス領域となる部分)と接続し且つタングステンよりなる 第1のプラグ308を形成する。

【0200】次に、第1の層間絶縁膜307の上に全面に亘って、酸素バリア性を有する導電性膜(例えばIr 膜又はIrO2 膜等)を全面に成膜した後、該導電性膜をパターン化することによって、図22(a)に示すように、酸素バリア性を有する導電性膜よりなり且つ第1のプラグ308の上面を覆う容量下部電極309を形成する。これにより、メモリセルトランジスタと容量下部電極309とが第1のプラグ308を介して接続され

る。その後、容量下部電極309同士の間の領域に、絶 縁膜310を、その上面と容量下部電極309の上面と が面一になるように埋め込む。

【0201】次に、絶縁膜310が形成された第1の層間絶縁膜307の上に全面に亘って、PZT系又はSBT系の材料よりなる強誘電体膜、及びPt又はPtを含む合金よりなる導電性膜を順次成膜した後、該導電性膜及び強誘電体膜を同一のマスクパターン(図示省略)を用いてパターン化することによって、図22(b)に示すように、容量下部電極309の上面を覆う容量絶縁膜311、及び容量絶縁膜311の上面を覆う容量上部電極312を形成する。尚、容量下部電極309、容量絶縁膜311及び容量上部電極312により容量素子が構成されている。

【0202】次に、容量素子が形成された第1の層間絶 緑膜307の上に全面に亘って、水素バリア性を有する 導電性膜、例えばTi膜若しくはTa膜又はTi若しく はTaを含む合金膜を成膜した後、該導電性膜をパター ン化することによって、図23(a)に示すように、容 量素子を覆う導電性水素バリア膜313を形成する。こ のとき、導電性水素バリア膜313を容量上部電極31 2の外側まで延びるように形成する。すなわち、導電性 水素バリア膜313は、絶縁膜310における容量上部 電極312が形成されていない領域の上側を覆う張り出 し部313aを有している。

【0203】次に、図23(b)に示すように、導電性水素バリア膜313が形成された第1の層間絶縁膜307の上に第2の層間絶縁膜314を形成する。その後、第2の層間絶縁膜314に、タングステンよりなる第2のプラグ315を、導電性水素バリア膜313の張り出し部313a、つまり導電性水素バリア膜313における容量上部電極312にオーバーラップしていない部分と接続するように形成する。

【0204】次に、図23(c)に示すように、第2の 層間絶縁膜314の上に、アルミニウム等よりなる配線 316を第2のプラグ315と接続するように形成す る。これにより、容量上部電極312と配線316とが 導電性水索バリア膜313及び第2のプラグ315を介 して接続される。その後、図24(a)及び(b)に示 すように、配線316を含む第2の層間絶縁膜314の 上に第3の層間絶縁膜317を形成した後、第3の層間 絶縁膜317に、タングステンよりなる第3のプラグ3 18を、配線316と接続するように形成する。尚、図 24(b)に示すように、第1の層間絶縁膜307、絶 縁膜310及び第2の層間絶縁膜314には第4のプラ グ319が形成されており、それによって高濃度不純物 拡散層306(ドレイン領域となる部分)と配線316 とが接続されている。その後、図示は省略しているが、 第3の層間絶縁膜317の上に、さらに上層の層間絶縁 膜、配線又は表面保護膜等を形成することによって、強

誘電体メモリを完成させる。

【0205】以上に説明したように、第3の実施形態に よると、メモリセルトランジスタが形成された半導体基 板300上に第1の層間絶縁膜307を形成した後、第 1の層間絶縁膜307に、メモリセルトランジスタと接 続する第1のプラグ308を形成し、その後、第1の層 間絶縁膜307の上に第1のプラグ308と接続する容 量下部電極309を形成する。その後、容量下部電極3 09の上に、強誘電休膜よりなる容量絶縁膜311、及 び容量上部電極312を順次形成した後、容量上部電極 312の上に導電性水素バリア膜313を形成する。そ の後、導電性水素バリア膜313を含む第1の層間絶縁 膜307の上に第2の層間絶縁膜314を形成した後、 第2の層間絶縁膜314に、導電性水素バリア膜313 と第2の層間絶縁膜314上の配線316とを接続する 第2のプラグ315を形成する。このため、導電性水索 バリア膜313及び第2のプラグ315を介して容量上 部電極312と配線316とを電気的に接続することが できる。従って、容量上部電極312の形成後に、容量 上部電極312と配線316とを直接接続するプラグを 形成するためのコンタクトホールを形成する必要がない ので、容量上部電極312が露出して水素雰囲気又は還 元性雰囲気にさらされる事態を回避できる。その結果、 容量上部電極312として強い触媒作用を有するPt膜 を用いる場合にも、容量絶縁膜311を構成する強誘電 体膜の特性の劣化を防止して、強誘電体メモリの信頼性 を向上させることができる。

【0206】また、第3の実施形態によると、導電性水 素バリア膜313を容量上部電極312の外側まで延び るように形成することによって、導電性水素バリア膜3 13における容量上部電極312にオーバーラップして いない部分(張り出し部313a)の上に第2のプラグ 315を形成する。このため、第2のプラグ315を形 成するためのコンタクトホールを第2の層間絶縁膜31 4に形成するときに、オーバーエッチングに起因して導 電性水素バリア膜313が除去されて容量上部電極31 2が露出する事態を確実に回避することができる。

【0207】また、第3の実施形態によると、容量下部電極309、容量絶縁膜311及び容量上部電極312より構成される容量素子の全体を導電性水素バリア膜313によって常に覆っているため、容量素子の耐還元性を向上させることができる。

【0208】また、第3の実施形態によると、酸素バリア性を有する容量下部電極309によって第1のプラグ308の上面を覆うため、容量絶縁膜311を構成する強誘電体膜を酸素雰囲気中で焼結するときに、第1のプラグ308が酸化されることを防止できる。

【0209】また、第3の実施形態によると、容量下部 電極309同士の間の領域に、絶縁膜310を、その上 面と容量下部電極309の上面とが面一になるように埋 め込む。このため、容量絶縁膜311等の堆積工程を平 坦な下地上で行なえるので、容量索子の信頼性つまり強 誘電体メモリの信頼性を向上させることができる。

【0210】尚、第3の実施形態において、第1のプラグ308又は第2のプラグ315等の材料として、タングステンを用いたが、これに代えて、ポリシリコン等を用いてもよい。

【0211】また、第3の実施形態において、容量下部電極309としては、酸素含有率の少ないTiON膜若しくはTiN膜、又はTiを含む合金膜等を下層膜(密着層として機能する)とし、且つ耐酸化性の強いPt膜若しくはPtを含む合金膜、酸化物が酸素バリア性及び導電性を有するRu膜若しくはIr膜、又はRuO2膜若しくはIrO2膜等を上層膜とする積層膜を用いることが好ましい。

【0212】また、第3の実施形態において、容量下部 電極309同士の間に埋め込まれる絶縁膜310として は、 SiO_2 膜、 Si_3N_4 膜、又はSiON 膜等を用い ることが好ましい。

【0213】また、第3の実施形態において、容量絶縁 膜311を構成する強誘電体膜の材料としては、PZT 系の材料又はSBT系の材料等を用いることが好まし い。

【0214】また、第3の実施形態において、容量上部電極312としては、耐酸化性の強いPt膜若しくはPtを含む合金膜、酸化物が酸素バリア性及び導電性を有するRu膜若しくはIr膜、又はRuO2膜若しくはIrO2膜等を少なくとも一部分に用いることが好ましい。このようにすると、容量絶縁膜311を構成する強誘電体膜の結晶を十分に成長させることができる。

【0215】また、第3の実施形態において、導電性水 素バリア膜313としては、Ti膜、Ta膜、TiON 膜、TiN膜、TaN膜、TiAIN膜、TiAION 膜、又は、Ti、Ta、TiON、TiN、TaN、T iAIN若しくはTiAIONを含む合金膜を用いるこ とが好ましい。このようにすると、TiやTaの水素を 吸蔵する性質を利用して、容量上部電極312まで水素 が拡散することを防止し、それによって容量素子の耐湿 元性を確実に向上させることができる。また、導電性水 素バリア膜313の導電性が確実に保たれるので、導電 性水素バリア膜313を介して容量上部電極312と第 2のプラグ315とを電気的に確実に接続することがで きる。

【0216】また、第3の実施形態において、容量下部 電極309同士の間の領域に、絶縁膜310を埋め込ん だが、これに代えて、絶縁膜310を形成しなくてもよ い。

【0217】また、第3の実施形態において、容量絶縁 膜311となる強誘電体膜及び容量上部電極312とな る導電性膜を同一のマスクパターンを用いてパターン化 したが、これに代えて、該導電性膜及び強誘電体膜を互いに異なるマスクパターンを用いてパターン化してもよい。

【0218】また、第3の実施形態において、導電性水 素バリア膜313を形成する前に、容量上部電極312 及び容量絶縁膜311のそれぞれの側面にサイドウォー ルを形成しておくことが好ましい。このようにすると、 導電性水素バリア膜313となる導電性膜の段差被覆性 が向上して、導電性水素バリア膜313の張り出し部3 13aに断線が生じる事態を防止できるので、強誘電体 メモリの信頼性を向上させることができる。

【0219】また、第3の実施形態において、導電性水 素バリア膜313を容量上部電極312の外側まで延び るように形成することによって、 導電性水素バリア膜3 13の張り出し部313aの上に第2のプラグ315を 形成したが、これに代えて、例えば図25に示すよう に、張り出し部313aを形成せずに、導電性水景バリ ア膜313における容量上部電極312にオーバーラッ プしている部分の上に第2のプラグ315を形成しても よい。この場合、第2のアラグ315を形成するための コンタクトホールを第2の層間絶縁膜314に形成する ときに、導電性水素バリア膜313と第2の層間絶縁膜 314との間のエッチング選択比が高くなるようなエッ チング条件を使用することが好ましい。このようにする と、オーバーエッチングを行なっても導電性水素バリア 膜313が除去されることがないので、容量上部電極3 12が露出する事態を防止できる。

【0220】また、第3の実施形態において、第2の層間絶縁膜314の上に第2のプラグ315と接続するように配線316を形成したが、これに代えて、第2の層間絶縁膜314に第2のプラグ315と接続するように配線316を埋め込んでもよい。

【0221】(第4の実施形態)以下、本発明の第4の 実施形態に係る強誘電体メモリ及びその製造方法につい て図面を参照しながら説明する。

【0222】図26(a)、(b)、図27(a)、(b)、図28(a)~(c)及び図29(a)、

(b)は、第4の実施形態に係る強誘電体メモリの製造方法の各工程を示す断面図である。尚、図26(b)は

図26 (a) におけるXXVI — XXVI 線の断面図であり、図29 (b) は図29 (a) におけるXXIX — XXIX線の断面図である。

【0223】まず、図26(a)及び(b)に示すように、半導体基板400の表面に、STI構造を有する索子分離領域401を形成する。その後、半導体基板400における素子分離領域401により囲まれた領域のうち各メモリセル領域の上に、第1のゲート絶縁膜402を介して、メモリセルトランジスタを構成する第1のゲート電極403を形成する。その後、第1のゲート電極403を形成する。その後、第1のゲート電極403を形成する。その後、第1のゲート電極403を形成する。その後、第1のゲート電極403を形成する。その後、第1のゲート電極403を形成する。その後、第1のゲート電極403を形成する。その後、第1のゲート電極403を形成する。

形成すると共に、半導体基板400における各メモリセル領域の表面部に、下層となる第1の低濃度不純物拡散層405及び上層となる第1の高濃度不純物拡散層406を形成する。第1の低濃度不純物拡散層405及び第1の高濃度不純物拡散層406は、メモリセルトランジスタのソース領域又はドレイン領域となる。

【0224】また、図26(a)に示すように、半導体 基板400における非メモリセル領の上に、第2のゲート絶縁膜407を介して、制御トランジスタを構成する第2のゲート電極408を形成する。その後、第2のゲート電極408の側面に絶縁性の第2のサイドウォール409を形成すると共に、半導体基板400における非メモリセル領域の表面部に、下層となる第2の低濃度不純物拡散層410及び上層となる第2の高濃度不純物拡散層411を形成する。第2の低濃度不純物拡散層411を形成する。第2の低濃度不純物拡散層41 0及び第2の高濃度不純物拡散層411は、制御トランジスタのソース領域又はドレイン領域となる。

【0225】尚、第4の実施形態において、メモリセルトランジスタ及び制御トランジスタのそれぞれを構成するゲート電極等の各要素を要素毎に同時に形成してもよい。

【0226】次に、図26(a)及び(b)に示すように、メモリセルトランジスタ及び制御トランジスタが形成されている半導体基板400上に第1の層間絶縁膜412に、第1の高濃度不純物拡散層406(ソース領域となる部分)と接続し且つタングステンよりなる第1のプラグ413、及び、第2の高濃度不純物拡散層411(ソース領域となる部分及びドレイン領域となる部分のうちのいずれか一方)と接続し且つタングステンよりなる第2のプラグ414を形成する。

【0227】次に、第1の層間絶縁膜412の上に全面に亘って、酸素バリア性を有する導電性膜(例えばIr 膜又はIrO2 膜等)を全面に成膜した後、該導電性膜をパターン化することによって、図27(a)に示すように、酸素バリア性を有する導電性膜よりなり且つ第1のプラグ413の上面を覆う容量下部電極415、及び酸素バリア性を有する導電性膜よりなり且つ第2のプラグ414の上面を覆う接続パッド416を形成する。これにより、メモリセルトランジスタと容量下部電極415とが第1のプラグ413を介して接続される。その後、容量下部電極415同士の間の領域又は容量下部電極415と接続パッド416との間の領域に、絶縁膜417を、その上面と容量下部電極415及び接続パッド416のそれぞれの上面とが面一になるように埋め込む。

【0228】次に、絶縁膜417が形成された第1の層間絶縁膜412の上に全面に亘って、PZT系又はSBT系の材料よりなる強誘電体膜、及びPt又はPtを含む合金よりなる導電性膜を順次成膜した後、該導電性膜

及び強誘電体膜を同一のマスクパターン(図示省略)を 用いてパターン化することによって、図27(b)に示 すように、容量下部電極415の上面を覆う容量絶縁膜 418、及び容量絶縁膜418の上面を覆う容量上部電 極419を形成する。尚、容量下部電極415、容量絶 緑膜418及び容量上部電極415、容量絶 成されている。

【0229】次に、容量素子が形成された第1の層間絶 縁膜412の上に全面に亘って、水素パリア性を有する 導電性膜、例えばTi膜若しくはTa膜又はTi若しく はTaを含む合金膜を成膜した後、該導電性膜をパター ン化することによって、図28(a)に示すように、容 量素子を覆い且つ容量上部電極419の外側まで延びる ように導電性水素バリア膜420を形成する。具体的に は、導電性水素バリア膜420は、接続パッド416の 上面の少なくとも一部分を覆う張り出し部420 aを有 しており、該張り出し部420aは、導電性水器パリア 膜420となる導電性膜をパターン化するときに形成さ れている。これにより、導電性水素バリア膜420と第 2のプラグ414とが接続パッド416を介して接続さ れるので、導電性水素バリア膜420と第2の高濃度不 純物拡散層411とが第2のプラグ414を介して電気 的に接続される。

【0230】次に、図28(b)に示すように、導電性水素バリア膜420が形成された第1の層間絶縁膜412の上に第2の層間絶縁膜421を形成する。その後、第1の層間絶縁膜412、絶縁膜417及び第2の層間絶縁膜421に、タングステンよりなる第3のプラグ422を、第2の高濃度不純物拡散層411(ソース領域となる部分及びドレイン領域となる部分のうち第2のプラグ414が接続されていない方)と接続するように形成する。

【0231】次に、図28(c)に示すように、第2の 層間絶縁膜421の上に、アルミニウム等よりなる配線 423を第3のプラグ422と接続するように形成す る。これにより、配線423と第2の高濃度不純物拡散 層411とが第3のプラグ422を介して接続される。 その後、図29(a)及び(b)に示すように、配線4 23を含む第2の層間絶縁膜421の上に第3の層間絶 緑膜424を形成した後、第3の層間絶縁膜424に、 タングステンよりなる第4のプラグ425を、配線42 3と接続するように形成する。尚、図29(b)に示す ように、第1の層間絶縁膜412、絶縁膜417及び第 2の層間絶縁膜421には第5のプラグ426が形成さ れており、それによって第1の高濃度不純物拡散層40 6 (ドレイン領域となる部分)と配線423とが接続さ れている。その後、図示は省略しているが、第3の層間 絶縁膜424の上に、さらに上層の層間絶縁膜、配線又 は表面保護膜等を形成することによって、強誘電体メモ リを完成させる。

【0232】以上に説明したように、第4の実施形態に よると、メモリセルトランジスタ、及び第2の高濃度不 純物拡散層411を含む制御トランジスタが形成された 半導体基板400上に第1の層間絶縁膜412を形成し た後、第1の層間絶縁膜412に、メモリセルトランジ スタと接続する第1のプラグ413と、第2の高濃度不 純物拡散層411と接続する第2のプラグ414とを形 成する。その後、第1の層間絶縁膜412の上に第1の プラグ413と接続する容量下部電極415を形成した 後、容量下部電極415の上に、強誘電体膜よりなる容 量絶縁膜418、及び容量上部電極419を順次形成 し、その後、容量上部電極419の上に、容量上部電極 419の外側まで延び且つ第2のプラグ414と電気的 に接続する導電性水器バリア膜420を形成する。その 後、導電性水素バリア膜420を含む第1の層間絶縁膜 412の上に第2の層間絶縁膜421を形成した後、第 1の層間絶縁膜412及び第2の層間絶縁膜421に、 第2の高濃度不純物拡散層411と第2の層間絶縁膜4 21上の配線423とを接続する第3のプラグ422を 形成する。このため、容量上部電極419の形成前に、 具体的には、メモリセルトランジスタと容量下部電極4 15とを接続する第1のプラグ413の形成と同時に、 導電性水素バリア膜420と第2の高濃度不純物拡散層 411とを接続する第2のプラグ414を第1の層間絶 縁膜412に形成できる。これにより、導電性水素バリ ア膜420、第2のプラグ414、第2の高濃度不純物 拡散層411及び第3のプラグ422を介して容量上部 電極419と配線423とを電気的に接続することがで きる。すなわち、予め容量素子よりも下側に形成されて いる第2のプラグ414及び第2の高濃度不純物拡散層 411を用いて、容量上部電極419と配線423とを 電気的に接続することができる。従って、容量上部電極 419の形成後に、容量上部電極419と配線423と を直接接続するプラグを形成するためのコンタクトホー ルを形成する必要がないので、容量上部電極419が露 出して水素雰囲気又は還元性雰囲気にさらされる事態を 回避できる。その結果、容量上部電極419として強い 触媒作用を有するPt膜を用いる場合にも、容量絶縁膜 418を構成する強誘電体膜の特性の劣化を防止して、 強誘電体メモリの信頼性を向上させることができる。

【0233】また、第4の実施形態によると、容量下部 電極415、容量絶縁膜418及び容量上部電極419 より構成される容量素子の全体を導電性水素バリア膜4 20によって常に覆っているため、容量素子の耐還元性 を向上させることができる。

【0234】また、第4の実施形態によると、酸素バリア性を有する容量下部電極415が第1のプラグ413の上面を覆っていると共に、酸素バリア性を有する接続パッド416が第2のプラグ414の上面を覆っている。このため、容量絶縁膜418を構成する強誘電体膜

を酸素雰囲気中で焼結するときに、第1のプラグ413 及び第2のプラグ414が酸化されることを防止できる。

【0235】また、第4の実施形態によると、容量下部電極415の材料として用いられ且つ酸素バリア性を有する導電性膜を第2のプラグ414の上面全体を覆うようにパターン化することによって、容量下部電極415の形成と同時に接続パッド416を形成するため、工程の増加を招くことなく第2のプラグ414の酸化を防止できる。また、導電性水素バリア膜420を接続パッド416と接続するように形成するため、導電性水素バリア膜420と第2のプラグ414とを接続パッド416を介して接続できる。

【0236】また、第4の実施形態によると、容量下部電極415同士の間の領域又は容量下部電極415と接続パッド416との間の領域に、絶縁膜417を、その上面と容量下部電極415及び接続パッド416のそれぞれの上面とが面一になるように埋め込む。このため、容量絶縁膜418等の堆積工程を平坦な下地上で行なえるので、容量素子の信頼性つまり強誘電体メモリの信頼性を向上させることができる。

【0237】また、第4の実施形態によると、第2の高 濃度不純物拡散層411の表面部をシリサイド化してシ リサイド層を形成しておき、該シリサイド層を、第2の プラグ414と第3のプラグ422とを接続する導電層 として用いた場合、次のような効果が得られる。すなわ ち、第2のプラグ414と第3のプラグ422とを接続 する導電層として、半導体基板400上に形成されたポ リシリコン層等を用いる場合と比べて、該導電層を低抵 抗化できる。

【0238】尚、第4の実施形態において、第1のプラグ413、第2のプラグ414、又は第3のプラグ42 2等の材料として、タングステンを用いたが、これに代えて、ポリシリコン等を用いてもよい。

【0239】また、第4の実施形態において、容量下部電極415としては、酸素含有率の少ないTiON膜若しくはTiN膜、又はTiを含む合金膜等を下層膜(密着層として機能する)とし、且つ耐酸化性の強いPt膜若しくはPtを含む合金膜、酸化物が酸素バリア性及び導電性を有するRu膜若しくはIr膜、又はRuOz膜若しくはIrOz膜等を上層膜とする積層膜を用いることが好ましい。

【0240】また、第4の実施形態において、容量下部電極415同士の間に埋め込まれる絶縁膜417としては、 SiO_2 膜、 Si_3N_4 膜、又はSiON膜等を用いることが好ましい。

【0241】また、第4の実施形態において、容量絶縁 膜418を構成する強誘電体膜の材料としては、PZT 系の材料又はSBT系の材料等を用いることが好まし い。 【0242】また、第4の実施形態において、容量上部電極419としては、耐酸化性の強いPt膜若しくはPtを含む合金膜、酸化物が酸素バリア性及び導電性を有するRu膜若しくはIr膜、又はRuO2膜若しくはIrQ2膜等を少なくとも一部分に用いることが好ましい。このようにすると、容量絶縁膜418を構成する強誘電体膜の結晶を十分に成長させることができる。

【0243】また、第4の実施形態において、導電性水 素パリア膜420としては、Ti膜、Ta膜、TiON 膜、TiN膜、TaN膜、TiAIN膜、TiAION 膜、又は、Ti、Ta、TiON、TiN、TaN、T iAIN若しくはTiAIONを含む合金膜を用いるこ とが好ましい。このようにすると、TiやTaの水素を 吸蔵する性質を利用して、容量上部電極419まで水素 が拡散することを防止し、それによって容量素子の耐湿 元性を確実に向上させることができる。また、導電性水 素パリア膜420の導電性が確実に保たれるので、導電 性水素バリア膜420を介して容量上部電極419と第 2のプラグ414とを電気的に確実に接続することがで きる。

【0244】また、第4の実施形態において、半導体基 板400上における非メモリセル領域に、第2のゲート 電極408等により構成される制御トランジスタ(容量 上部電極419つまりメモリセルプレートをON/OF 下するドライバーとしての機能を有している)を形成し た。すなわち、第4の実施形態においては、制御トラン ジスタがONになっている場合のみ、容量上部電極41 9と配線423とは、導電性水素バリア膜420、第2 のプラグ414、第2の高濃度不純物拡散層411(つ まり制御トランジスタのソース領域又はドレイン領域) 及び第3のプラグ422を介して電気的に接続される。 それに対して、回路構成上、制御トランジスタを必要と しない強誘電体メモリにおいては、例えば図30に示す ように、半導体基板400上における非メモリセル領域 に第2の高濃度不純物拡散層411のみを形成してもよ い。この場合、容量上部電極419と配線423とは、 導電性水素バリア膜420、第2のプラグ414、第2 の高濃度不純物拡散層411及び第3のプラグ422を 介して常に電気的に接続される。また、この場合、第2 の高濃度不純物拡散層411の表面部をシリサイド化し てもよい。

【0245】また、第4の実施形態において、第2のプラグ414と第3のプラグ422とを接続する導電層として第2の高濃度不純物拡散層411を用いたが、これに代えて、例えば図31に示すように、第1の層間絶縁膜412の下層膜412aと上層膜412bとの間に形成された導電層430を用いてもよい。図31に示す構造の形成方法(詳しくは第1の実施形態の第2変形例を参照)のうち、本実施形態の方法と大きく異なる点は次の通りである。すなわち、メモリセルトランジスタが形

成された半導体基板400上に第1の層間絶縁膜412 の下層膜412aを形成した後、非メモリセル領域の下 層膜412aの上に導電層430を形成し、その後、第 1の層間絶縁膜412の上層膜412bを形成する。そ の後、第1の層間絶縁膜412に、メモリセルトランジ スタと接続する第1のプラグ413、及び導電層430 と接続する第2のプラグ414を形成する。ここで、導 電層430の材料は特に限定されるものではないが、導 電層430が容量上部電極419の引き出し配線に使用 されることを考慮して、導電層430の材料として低抵 抗材料、例えばポリシリコン若しくはそれをシリサイド 化したもの又はタングステン等を用いることが好まし い。また、導電層430として、強誘電体キャパシタ (容量下部電極415、容量絶縁膜418及び容量上部 電極419により構成される容量素子)よりも下側の配 線層、例えばビット線に使用される配線層を利用しても よい。或いは、導電層430として、例えば図32に示 すように、半導体基板400 hに層間絶縁膜を介さずに 形成された配線層、例えばメモリセルトランジスタ又は 制御トランジスタのゲート電極と同時に形成された配線 層を用いてもよい。このとき、該配線層は、素子分離領 域401の上に形成されていてもよいし、半導体基板4

【0246】また、第4の実施形態において、第2のプラグ414の上面を酸素バリア性を有する接続パッド416により覆ったが、これに代えて、例えば第2のプラグ414が酸素バリア性を有する材料よりなる場合には、接続パッド416を形成しなくてもよい。このようにすると、強誘電体メモリの集積度を向上させることができる。また、このとき、導電性水素バリア膜420の張り出し部420aは、第2のプラグ414の上面の少なくとも一部分を覆うことが好ましい。

00における素子分離領域401が形成されていない領

域の上に形成されていてもよい。

【0247】また、第4の実施形態において、容量下部電極415同士の間の領域又は容量下部電極415と接続パッド416との間の領域に、絶縁膜417を埋め込んだが、これに代えて、絶縁膜417を形成しなくてもよい。

【0248】また、第4の実施形態において、容量絶縁 膜418となる強誘電体膜及び容量上部電極419とな る導電性膜を同一のマスクパターンを用いてパターン化 したが、これに代えて、該導電性膜及び強誘電体膜を互 いに異なるマスクパターンを用いてパターン化してもよ い。

【0249】また、第4の実施形態において、導電性水 素バリア膜420を形成する前に、容量上部電極419 及び容量絶縁膜418のそれぞれの側面にサイドウォー ルを形成しておくことが好ましい。このようにすると、 導電性水素バリア膜420となる導電性膜の段差被覆性 が向上して、導電性水素バリア膜420の張り出し部4 20aに断線が生じる事態を防止できるので、強誘電体メモリの信頼性を向上させることができる。

【0250】また、第4の実施形態において、第2の層間絶縁膜421の上に第3のプラグ422と接続するように配線423を形成したが、これに代えて、第2の層間絶縁膜421に第3のプラグ422と接続するように配線423を埋め込んでもよい。

【0251】(第4の実施形態の変形例)以下、本発明の第4の実施形態の変形例に係る強誘電休メモリ及びその製造方法について図面を参照しながら説明する。

【0252】図33(a)~(c)、図34(a)、

(b)及び図35(a)、(b)は、第4の実施形態の変形例に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【0253】まず、図33(a)に示すように、半導体基板400の表面に、STI構造を有する素子分離領域401を形成する。その後、半導体基板400における素子分離領域401により囲まれた領域のうち各メモリセル領域の表面部に、下層となる第1の低濃度不純物拡散層405及び上層となる第1の高濃度不純物拡散層405及び第1の高濃度不純物拡散層406は、メモリセルトランジスタ(ゲート電極等の図示省略)のソース領域又はドレイン領域となる。

【0254】また、図33(a)に示すように、半導体 基板400における非メモリセル領域の上に、第2のゲート絶縁膜407を介して、制御トランジスタを構成する第2のゲート電極408を形成する。その後、第2のゲート電極408の側面に絶縁性の第2のサイドウォール409を形成すると共に、半導体基板400における非メモリセル領域の表面部に、下層となる第2の低濃度不純物拡散層410及び上層となる第2の高濃度不純物拡散層411を形成する。第2の低濃度不純物拡散層411を形成する。第2の低濃度不純物拡散層411な、制御トランジスタのソース領域又はドレイン領域となる。

【0255】尚、第4の実施形態の変形例において、メモリセルトランジスタ及び制御トランジスタのそれぞれを構成するゲート電極等の各要素を要素毎に同時に形成してもよい。

【0256】次に、図33(a)に示すように、メモリセルトランジスタ及び制御トランジスタが形成されている半導体基板400上に第1の層間絶縁膜412を形成する。その後、第1の層間絶縁膜412に、第1の高濃度不純物拡散層406(ソース領域となる部分)と接続し且つタングステンよりなる第1のプラグ413、及び、第2の高濃度不純物拡散層411(ソース領域となる部分及びドレイン領域となる部分のうちのいずれか一方)と接続し且つタングステンよりなる第2のプラグ414を形成する。

【0257】次に、第1の層間絶縁膜412の上に全面

に亘って、酸素バリア性を有する導電性膜(例えばIr 膜又はIrO₂ 膜等)を全面に成膜した後、該導電性膜をパターン化することによって、図33(b)に示すように、酸素バリア性を有する導電性膜よりなり且つ第1のプラグ413の上面を覆う容量下部電極415、及び酸素バリア性を有する導電性膜よりなり且つ第2のプラグ414の上面を覆う接続パッド416を形成する。これにより、メモリセルトランジスタと容量下部電極415とが第1のプラグ413を介して接続される。その後、容量下部電極415同士の間の領域又は容量下部電極415と接続パッド416との間の領域に、絶縁膜417を、その上面と容量下部電極415及び接続パッド416のそれぞれの上面とが面一になるように埋め込む。

【0258】次に、絶縁膜417が形成された第1の層間絶縁膜412の上に全面に亘って、PZT系又はSBT系の材料よりなる強誘電体膜、Pt又はPtを含む合金よりなる第1の導電性膜、及び水素バリア性を有する第2の導電性膜(例えばTi膜若しくはTa膜又はTi若しくはTaを含む合金膜)を順次成膜した後、該第2の導電性膜、第1の導電性膜及び強誘電体膜を同一のマスクパターン(図示省略)を用いてパターン化する。これにより、図33(c)に示すように、容量下部電極415の上面を覆う容量絶縁膜418、容量絶縁膜418の上面を覆う容量上部電極419、及び容量上部電極419の上面を覆う導電性水素バリア膜420を形成する。尚、容量下部電極415、容量絶縁膜418及び容量上部電極419により容量素子が構成されている。

【0259】次に、導電性水素バリア膜420が形成された第1の層間絶縁膜412の上に全面に亘って、導電性膜(図示省略)を堆積した後、該導電性膜に対してエッチバックを行なうことによって、図34(a)に示すように、導電性水素バリア膜420の側面に導電性の第3のサイドウォール420bを接続パッド416と接続するように形成する。これにより、導電性水素バリア膜420と第2のプラグ414とが第3のサイドウォール420b及び接続パッド416を介して接続される。

【0260】次に、図34(b)に示すように、容量案子が形成された第1の層間絶縁膜412の上に第2の層間絶縁膜421を形成する。その後、第1の層間絶縁膜421に、タングステンよりなる第3のプラグ422を、第2の高濃度不純物拡散層411(ソース領域となる部分及びドレイン領域となる部分のうち第2のプラグ414が接続されていない方)と接続するように形成する。

【0261】次に、図35(a)に示すように、第2の 層間絶縁膜421の上に、アルミニウム等よりなる配線 423を第3のプラグ422と接続するように形成す る。これにより、配線423と第2の高濃度不純物拡散 層411とが第3のプラグ422を介して接続される。 その後、図35(b)に示すように、配線423を含む 第2の層間絶縁膜421の上に第3の層間絶縁膜424 を形成した後、第3の層間絶縁膜424に、タングステ ンよりなる第4のプラグ425を、配線423と接続す るように形成する。その後、図示は省略しているが、第 3の層間絶縁膜424の上に、さらに上層の層間絶縁 膜、配線又は表面保護膜等を形成することによって、強 誘電体メモリを完成させる。

【0262】以上に説明したように、第4の実施形態の 変形例によると、メモリセルトランジスタ、及び第2の 高濃度不純物拡散層411を含む制御トランジスタが形 成された半導体基板400上に第1の層間絶縁膜412 を形成した後、第1の層間絶縁膜412に、メモリセル トランジスタと接続する第1のプラグ413、及び第2 の高濃度不純物拡散層411と接続する第2のプラグ4 14を形成する。その後、第1の層間絶縁膜412の上 に第1のプラグ413と接続する容量下部電極415を 形成した後、容量絶縁膜418となる強誘電体膜、容量 上部電極419となる第1の導電性膜、及び導電性水素 バリア膜420となる第2の導電性膜を同一のマスクパ ターンを用いてパターン化する。これによって、容量下 部電極415の上面を覆う容量絶縁膜418、容量絶縁 膜418の上面を覆う容量上部電極419、及び容量上 部電極419の上面を覆う導電性水素バリア膜420を 形成する。その後、導電性水素バリア膜420の側面に 導電性の第3のサイドウォール420bを第2のプラグ 414と電気的に接続するように形成する。その後、導 電性水素バリア膜420を含む第1の層間絶縁膜412 の上に第2の層間絶縁膜421を形成した後、第1の層 間絶縁膜412及び第2の層間絶縁膜421に、第2の 高濃度不純物拡散層411と第2の層間絶縁膜421上 の配線423とを接続する第3のプラグ422を形成す る。このため、容量上部電極419の形成前に、具体的 には、メモリセルトランジスタと容量下部電極415と を接続する第1のプラグ413の形成と同時に、第3の サイドウォール420bを介して導電性水素バリア膜4 20と第2の高濃度不純物拡散層411とを接続する第 2のプラグ414を第1の層間絶縁膜412に形成でき る。これにより、導電性水素パリア膜420、第2のプ ラグ414、第2の高濃度不純物拡散層411及び第3 のプラグ422を介して容量上部電極419と配線42 3とを電気的に接続することができる。すなわち、予め 容量素子よりも下側に形成されている第2のプラグ41 4及び第2の高濃度不純物拡散層411を用いて、容量 上部電極419と配線423とを電気的に接続すること ができる。従って、容量上部電極419の形成後に、容 **量上部電極419と配線423とを直接接続するプラグ** を形成するためのコンタクトホールを形成する必要がな いので、容量上部電極419が露出して水素雰囲気又は 還元性雰囲気にさらされる事態を回避できる。その結

果、容量上部電極419として強い触媒作用を有するP t膜を用いる場合にも、容量絶縁膜418を構成する強 誘電体膜の特性の劣化を防止して、強誘電体メモリの信 類性を向上させることができる。

【0263】また、第4の実施形態の変形例によると、容量下部電極415、容量絶縁膜418及び容量上部電極419より構成される容量素子を導電性水素バリア膜420によって常に覆っているため、容量素子の耐還元性を向上させることができる。

【0264】また、第4の実施形態の変形例によると、酸素バリア性を有する容量下部電極415が第1のプラグ413の上面を覆っていると共に、酸素バリア性を有する接続パッド416が第2のプラグ414の上面を覆っている。このため、容量絶縁膜418を構成する強誘電体膜を酸素雰囲気中で焼結するときに、第1のプラグ413及び第2のプラグ414が酸化されることを防止できる。

【0265】また、第4の実施形態の変形例によると、容量下部電極415の材料として用いられ且つ酸素バリア性を有する導電性膜を第2のプラグ414の上面全体を覆うようにパターン化することによって、容量下部電極415の形成と同時に接続パッド416を形成するため、工程の増加を招くことなく第2のプラグ414の酸化を防止できる。また、導電性水素バリア膜420の側面に導電性の第3のサイドウォール420bを接続パッド416と接続するように形成するため、導電性水素バリア膜420と第2のプラグ414とを第3のサイドウォール420b及び接続パッド416を介して接続できる。

【0266】また、第4の実施形態の変形例によると、容量絶縁膜418となる絶縁性膜及び容量上部電極419となる第1の導電性膜をパターン化するために用いられたマスクパターンを用いて、導電性水素バリア膜420となる第2の導電性膜をパターン化するため、製造工程で用いられるマスクパターンの数を低減できる。

【0267】また、第4の実施形態の変形例によると、容量下部電極415同士の間の領域又は容量下部電極415と接続パッド416との間の領域に、絶縁膜417を、その上面と容量下部電極415及び接続パッド416のそれぞれの上面とが面一になるように埋め込む。このため、容量絶縁膜418等の堆積工程を平坦な下地上で行なえるので、容量素子の信頼性つまり強誘電体メモリの信頼性を向上させることができる。

【0268】また、第4の実施形態の変形例によると、第2の高濃度不純物拡散層411の表面部をシリサイド化してシリサイド層を形成しておき、該シリサイド層を、第2のプラグ414と第3のプラグ422とを接続する導電層として用いた場合、次のような効果が得られる。すなわち、第2のプラグ414と第3のプラグ4222とを接続する導電層として、半導体基板400上に形

成されたポリシリコン層等を用いる場合と比べて、該導 電層を低抵抗化できる。

【0269】尚、第4の実施形態の変形例において、第3のサイドウォール420bは水素バリア性を有することが好ましい。このようにすると、容量下部電極415、容量絶縁膜418及び容量上部電極419より構成される容量素子の全体を水素バリア膜によって確実に覆うことができるので、容量素子の耐還元性を向上させることができる。また、第3のサイドウォール420bの材料として、導電性水素バリア膜420と同一の材料を用いる場合には、導電性水素バリア膜420となる第2の導電性膜を厚く堆積することが好ましい。

【0270】また、第4の実施形態の変形例において、 第1のプラグ413、第2のプラグ414、又は第3の プラグ422等の材料として、タングステンを用いた が、これに代えて、ポリシリコン等を用いてもよい。

【0271】また、第4の実施形態の変形例において、容量下部電極415としては、酸素含有率の少ないTiON膜若しくはTiN膜、又はTiを含む合金膜等を下層膜(密着層として機能する)とし、且つ耐酸化性の強いPt膜若しくはPtを含む合金膜、酸化物が酸素バリア性及び導電性を有するRu膜若しくはIr膜、又はRuO2膜若しくはIrQ、膜等を上層膜とする積層膜を用いることが好ましい。

【0272】また、第4の実施形態の変形例において、容量下部電極415同士の間に埋め込まれる絶縁膜417としては、 SiO_2 膜、 Si_3N_4 膜、又はSiON膜等を用いることが好ましい。

【0273】また、第4の実施形態の変形例において、容量絶縁膜418を構成する強誘電体膜の材料としては、PZT系の材料又はSBT系の材料等を用いることが好ましい。

【0274】また、第4の実施形態の変形例において、容量上部電極419としては、耐酸化性の強いPt膜若しくはPtを含む合金膜、酸化物が酸素バリア性及び導電性を有するRu膜若しくはIr膜、又はRuO2 膜若しくはIrO2 膜等を少なくとも一部分に用いることが好ましい。このようにすると、容量絶縁膜418を構成する強誘電体膜の結晶を十分に成長させることができる。

【0275】また、第4の実施形態の変形例において、 導電性水素バリア膜420としては、Ti膜、Ta膜、 TiON膜、TiN膜、TaN膜、TiAIN膜、Ti A1ON膜、又は、Ti、Ta、TiON、TiN、TaN、TiAIN若しくはTiA1ONを含む合金膜を 用いることが好ましい。このようにすると、TiやTa の水素を吸蔵する性質を利用して、容量上部電極419 まで水素が拡散することを防止し、それによって容量素 子の耐還元性を確実に向上させることができる。また、 導電性水素バリア膜420の導電性が確実に保たれるの で、導電性水素バリア膜420を介して容量上部電極4 19と第2のプラグ414とを電気的に確実に接続する ことができる。

【0276】また、第4の実施形態の変形例において、 半導体基板400上における非メモリセル領域に、第2 のゲート電極408等により構成される制御トランジス 夕を形成したが、回路構成上、制御トランジスタを必要 としない強誘電体メモリにおいては、半導体基板400 上における非メモリセル領域に第2の高濃度不純物拡散 層411のみを形成してもよい。この場合、第2の高濃 度不純物拡散層411の表面部をシリサイド化してもよい。

【0277】また、第4の実施形態の変形例において、第2のプラグ414の上面を酸素バリア性を有する接続パッド416により覆ったが、これに代えて、例えば第2のプラグ414が酸素バリア性を有する材料よりなる場合には、接続パッド416を形成しなくてもよい。このようにすると、強誘電体メモリの集積度を向上させることができる。また、このとき、第3のサイドウォール420bは、第2のプラグ414の上面の少なくとも一部分を覆うことが好ましい。

【0278】また、第4の実施形態の変形例において、容量下部電極415同士の間の領域又は容量下部電極415と接続パッド416との間の領域に、絶縁膜417を埋め込んだが、これに代えて、絶縁膜417を形成しなくてもよい。

【0279】また、第4の実施形態の変形例において、容量絶縁膜418となる強誘電体膜、容量上部電極419となる第1の導電性膜、及び導電性水素バリア膜420となる第2の導電性膜を同一のマスクパターンを用いてパターン化したが、これに代えて、各導電性膜及び強誘電体膜を互いに異なるマスクパターンを用いてパターン化してもよい。

【0280】また、第4の実施形態の変形例において、容量絶縁膜418を、容量下部電極415の上面を覆い且つ接続パッド416とは接触しないように形成したが、これに代えて、容量絶縁膜418を、その端部が接続パッド416の上に位置するように形成してもよい。このようにすると、容量絶縁膜418となる絶縁性膜に対して大きなエッチング選択比を有する導電性膜を接続パッド416の材料として用いると共に、該接続パッド416をエッチングストッパーとして前記の絶縁性膜をパターン化することによって、オーバーエッチングに起因する段差形成を防止しながら容量絶縁膜418を形成できる。

【0281】また、第4の実施形態の変形例において、第2の層間絶縁膜421の上に第3のプラグ422と接続するように配線423を形成したが、これに代えて、第2の層間絶縁膜421に第3のプラグ422と接続するように配線423を埋め込んでもよい。

[0282]

【発明の効果】本発明によると、容量上部電極の形成後に、容量上部電極と配線とを直接接続するプラグを形成するためのコンタクトホールを形成する必要がないので、容量上部電極が露出して水素雰囲気又は還元性雰囲気にさらされる事態を回避できる。その結果、容量上部電極として強い触媒作用を有するPt膜を用いる場合にも、容量絶縁膜を構成する強誘電体膜の特性の劣化を防止して、強誘電休メモリの信頼性を向上させることができる。

【図面の簡単な説明】

【図1】(a)は本発明の第1の実施形態に係る強誘電体メモリの製造方法の一工程を示す断面図であり、

(b)は(a)におけるI-I線の断面図である。

【図2】(a)及び(h)は本発明の第1の実施形態に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【図3】(a)~(c)は本発明の第1の実施形態に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【図4】(a)は本発明の第1の実施形態に係る強誘電体メモリの製造方法の一工程を示す断面図であり、

(b)は(a)におけるIV-IV線の断面図である。

【図5】本発明の第1の実施形態に係る強誘電体メモリの断面図の一例である。

【図6】(a)~(c)は本発明の第1の実施形態の第1変形例に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【図7】(a)及び(b)は本発明の第1の実施形態の第1変形例に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【図8】(a)及び(b)は本発明の第1の実施形態の第1変形例に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【図9】(a)~(c)は本発明の第1の実施形態の第2変形例に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【図10】(a)~(c)は本発明の第1の実施形態の第2変形例に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【図11】(a)~(c)は本発明の第1の実施形態の第2変形例に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【図12】本発明の第1の実施形態の第2変形例に係る 強誘電体メモリの断面図の一例である。

【図13】(a)は本発明の第2の実施形態に係る強誘電休メモリの製造方法の一工程を示す断面図であり、

(b)は(a)におけるXIII-XIII線の断面図である。

【図14】(a)及び(b)は本発明の第2の実施形態に係る強誘電体メモリの製造方法の各工程を示す断面図

である。

【図15】(a)~(c)は本発明の第2の実施形態に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【図16】(a)は本発明の第2の実施形態に係る強誘電体メモリの製造方法の一工程を示す断面図であり、

(b)は(a)におけるXVI-XVI線の断面図である。

【図17】(a)は第1の比較例としての本発明の第1の実施形態に係る強誘電休メモリにおける第2のプラグ、接続バッド、容量絶縁膜及び容量上部電極の積層部分の断面図と該断面図と対応する平面図であり、(b)は本発明の第2の実施形態に係る強誘電体メモリにおける第2のプラグ、接続バッド、容量絶縁膜及び容量上部電極の積層部分の断面図と該断面図と対応する平面図である。

【図18】本発明の第2の実施形態に係る強誘電体メモリの断面図の一例である。

【図19】本発明の第2の実施形態に係る強誘電体メモリの断面図の一例である。

【図20】本発明の第2の実施形態に係る強誘電体メモリの断面図の一例である。

【図21】(a)は本発明の第3の実施形態に係る強誘電体メモリの製造方法の一工程を示す断面図であり、

(b)は(a)におけるXXI-XXI線の断面図である。

【図22】(a)及び(b)は本発明の第3の実施形態に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【図23】(a)~(c)は本発明の第3の実施形態に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【図24】(a)は本発明の第3の実施形態に係る強誘電体メモリの製造方法の一工程を示す断面図であり、

(b)は(a)におけるXXIV-XXIV線の断面図である。

【図25】本発明の第3の実施形態に係る強誘電体メモリの断面図の一例である。

【図26】(a)は本発明の第4の実施形態に係る強誘電体メモリの製造方法の一工程を示す断面図であり、

(b)は(a)におけるXXVI-XXVI線の断面図である。

【図27】(a)及び(b)は本発明の第4の実施形態に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【図28】(a)~(c)は本発明の第4の実施形態に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【図29】(a)は本発明の第4の実施形態に係る強誘電体メモリの製造方法の一工程を示す断面図であり、

(b)は(a)におけるXXIX-XXIX線の断面図である。

【図30】本発明の第4の実施形態に係る強誘電体メモリの断面図の一例である。

【図31】本発明の第4の実施形態に係る強誘電体メモ

リの断面図の一例である。

【図32】本発明の第4の実施形態に係る強誘電体メモリの断面図の一例である。

【図33】(a)~(c)は本発明の第4の実施形態の変形例に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【図34】(a)及び(b)は本発明の第4の実施形態の変形例に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【図35】(a)及び(b)は本発明の第4の実施形態の変形例に係る強誘電体メモリの製造方法の各工程を示す断面図である。

【図36】第1の従来例に係る強誘電体メモリの断面図である。

【図37】第2の従来例に係る強誘電体メモリの断面図である。

【符号の説明】

- 100 半導体基板
- 101 素子分離領域
- 102 第1のゲート絶縁膜
- 103 第1のゲート電極
- 104 第1のサイドウォール
- 105 第1の低濃度不純物拡散層
- 106 第1の高濃度不純物拡散層
- 107 第2のゲート絶縁膜
- 108 第2のゲート電極
- .109 第2のサイドウォール
- 110 第2の低濃度不純物拡散層
- 111 第2の高濃度不純物拡散層
- 112 第1の層間絶縁膜
- 112a 下層膜
- 112b 上層膜
- 113 第1のプラグ
- 114 第2のプラグ
- 115 容量下部電極
- 116 接続パッド
- 117 絶縁膜
- 118 容量絶縁膜
- 119 容量上部電極
- 119a 張り出し部
- 119b 第3のサイドウォール
- 120 第2の層間絶縁膜
- 121 第3のプラグ
- 122 配線
- 123 第3の層間絶縁膜
- 124 第4のプラグ
- 125 第5のプラグ
- 130 導電層
- 200 半導体基板
- 201 素子分離領域

(\$4))02-198494 (P2002-19'8

- 202 第1のゲート絶縁膜
- 203 第1のゲート電極
- 204 第1のサイドウォール
- 205 第1の低濃度不純物拡散層
- 206 第1の高濃度不純物拡散層
- 207 第2のゲート絶縁膜
- 208 第2のゲート電極
- 209 第2のサイドウォール
- 210 第2の低温度不純物拡散層
- 211 第2の高濃度不純物拡散層
- 212 第1の層間絶縁膜
- 212a 下層膜
- 212b 上層膜
- 213 第1のプラグ
- 214 第2のプラグ
- 215 容量下部電極
- 216 接続パッド
- 217 絶縁膜
- 218 容量絶縁膜
- 218a 開山部
- 219 容量上部電極
- 219c 接続部
- 220 第2の層間絶縁膜
- 221 第3のプラグ
- 222 配線
- 223 第3の層間絶縁膜
- 224 第4のプラグ
- 225 第5のプラグ
- 230 導電層
- 300 半導体基板
- 301 案子分離領域
- 302 ゲート絶縁膜
- 303 ゲート電極
- 304 サイドウォール
- 305 低濃度不純物拡散層
- 306 高濃度不純物拡散層
- 307 第1の層間絶縁膜
- 308 第1のプラグ
- 309 容量下部電極 310 絶縁膜
- 311 容量絶縁膜
- 312 容量上部電極
- 313 導電性水素バリア膜

- 313a 張り出し部
- 314 第2の層間絶縁膜
- 315 第2のプラグ
- 316 配線
- 317 第3の層間絶縁膜
- 318 第3のプラグ
- 319 第4のプラグ
- 400 半導体基板
- 401 菜子分離領域
- 402 第1のゲート絶縁膜
- 403 第1のゲート電極
- 404 第1のサイドウォール
- 405 第1の低濃度不純物拡散層
- 406 第1の高濃度不純物拡散層
- 407 第2のゲート絶縁膜
- 408 第2のゲート電極
- 409 第2のサイドウォール
- 410 第2の低濃度不純物拡散層
- 411 第2の高濃度不純物拡散層
- 412 第1の層間絶縁膜
- 412a 下層膜
- 412b 上層膜
- 413 第1のプラグ
- 414 第2のプラグ
- 415 容量下部電極
- 416 接続パッド
- 417 絶縁膜
- 418 容量絶縁膜
- 419 容量上部電極
- 420 導電性水素バリア膜
- 420a 張り出し部
- 420b 第3のサイドウォール
- 421 第2の層間絶縁膜
- 422 第3のプラグ
- 423 配線
- 424 第3の層間絶縁膜
- 425 第4のプラグ
- 426 第5のプラグ
- 430 導電層
- R1 領域
- R 2 領域
- D1 マスク合わせマージン

